cadence铺铜不能覆盖焊盘
CADENCE spb16.2显示设置时 如何隐藏铺铜的边框?
关掉颜色显示里该层的boundary即可
cadence如何删除铺铜?
先点击X删除键，然后在Find选项框里点All off免得删除了别的东西，再选中shapes，这样就可以任意删除铺铜了。如果铺铜被Fix了是不能删除的，那么需要用UnFix铺铜后再进行删除。
Cadence Allegro SPB 16.3常用功能与应用实例精讲的内容简介
spb 原理图设计，介绍了allegro spb 功能特点、系统配置与安装、design entry cis原理图设计平台、制作原理图元件封装，以及原理图设计规范及其实例；第2篇为pcb布板设计，系统介绍了pcb editor布板设计环境、元件pcb的封装制作及其实例、建立电路板图、约束管理器及约束设置、pcb布局技术及实例、铺铜技术...
allegro,相同net的铺铜和焊盘无法连接
根据描述，感觉是软件的bug. 打个补丁看看。最新16.6补丁，下面链接下载。http:\/\/www.mr-wu.cn\/cadence-orcad-allegro-resource-downloads\/
cadence allegro中,怎样在pcb图中添加一个过孔
2、选Setup->Constraints->physical 3、点击表格后面的vias 4、弹出Edit Via List后选择左边做好的VIA过孔，点OK；5、在画线的过程中双击鼠标左键换层就自动加上定义的过孔了（要保证Options下面的VIA里有定义好的VIA）。如果想整块板放置VIA，可以在place->Via Arrays下面进行。如果想放单个VIA在铺...
cadence allegro 的自学思路?
上论坛找答案(例如EDA365)等，学习过程中做好笔记。最后，不要认为它有多么多么难，持之以恒，熟能生巧，无非也就那么些东西，学完之后，贵在实践，自己来实践一个项目，学以致用，相信你会收获很多。提醒下，cadence原理图的设计，有CIS和HDL，两个还是有不少区别的，可以先了解下。
Cadence Allegro SPB 16.3常用功能与应用实例精讲的前言
读者通过学习，可以熟悉和掌握Allegro SPB原理图设计的技能。第2篇（第5章~第14章）为PCB布板设计，系统介绍了PCB Editor布板设计环境、元件PCB的封装制作及其实例、建立电路板图、约束管理器及约束设置、PCB布局技术及其实例、铺铜技术及其实例、PCB布线技术及其实例、PCB后续处理、设计输出，以及高速PCB...
CadenceAllegroV172官方免费版CadenceAllegroV172官方免费版功能简介...
大家好,关于Cadence Allegro V17.2 官方免费版,Cadence Allegro V17.2 官方免费版功能简介这个很多人还不知道,现在让我们一起来看看吧! Cadence Allegro采用了新的数据存储方式,此版本不再兼容以往的版本,即其设计的文件不能降级,同时还带来了新的padstack创建方式,这些新的变化使得全球很多老用户觉得暂时还无法适应,...
cadence 画孔时Flash的开口宽度怎么设置
Anti Pad:起绝缘的作用，使焊盘和该层铜之间形成一个电气隔离，同时在电路板中证明一下焊盘所占的电气空间。当这个值比焊盘尺寸小时，在负片静态铺铜时焊盘无法避开铜，就会形成短路。altium designer 设计不考虑负片的情况（打印考虑），全部regular 然后 在覆铜时候处理。
cadence 初学者最适合看的书,有没高手推荐一本,谢谢了!主要是电路设计...
cadence分为几个模块，通常指的是Design Entry CIS和PCB Editor。Design Entry CIS用作原理图设计，很简单，随便上网搜一些资料就能上手；PCB Editor也就是Allegro PCB，网上关键字：“Allegro PCB Layout 高速电路板设计”，这本书可以入门。
吉安市美卓回答： shape不自动避2113开导线可能是你没有设5261置距离的值,在setup-constraints-set values里面设置shape和各元素4102的距离值.等这些都设1653置完毕了,焊盘会自专动连接在shape上的,你先试属试,有问题再说.
翟纯13586655287问： 我用dxp画PCB图时覆铜不能覆盖焊盘？
吉安市美卓回答： 你用的是花焊盘形式的连接,改成全连接即可菜单 设计---规则---plane---polygon connect style---polygonconnect 关联类型 修改一下就可以了
翟纯13586655287问： orcad layout如何让铜包围整个焊盘!! - ？
吉安市美卓回答： 您说的是做Soldermask吧?很简单呀,手动画上就可以了呀.你用的Cadence公司的哪个软体?我平常工作用的是Allegro15.5.1和Allegro16.3.要是做防焊的话很简单呀,点击工作界面那个画Shape的指令就可以了呀.
翟纯13586655287问： altium designer6.9 用place polygon plane布线时,有孔焊盘时这么不能覆盖,而是和孔焊盘间隔开来? - ？
吉安市美卓回答： 需要在规则里面设置,具体方法如下: design-->rules-->PolygonConnect-->Connect Style ,点击下拉列表,选择Driect Connect,然后点击右下角APPLY和OK,然后你把铺铜重新生成下就OK了
翟纯13586655287问： dxp覆铜后同一网络的焊盘外围还是不能很好的完全被铜箔覆盖,好像铜箔是以多边形和焊盘连接的 - ？
吉安市美卓回答： 你这是规则设置的问题,你的焊盘与你的覆铜必须是同一网络.并且在规则设置里相同网络不能有间距
翟纯13586655287问： Allegro敷铜的铜皮,为什么不能和相应的焊盘连接上? - ？
吉安市美卓回答： 你选择的是动态铺铜,要指定你要铺铜的net名字,不然就是dummy net,回自动避让元件脚.
翟纯13586655287问： 你好,看见你提问为什么在cadence中铜皮不避让outline,我也遇到这个问题,请问怎么解决啊 - ？
吉安市美卓回答： 铜皮是不会自动沿着outline避让的,动态铜箔会避让route keepout,当整板铺铜时,可以依outline内缩建立route keepin,这样在自动铺铜时就会得到避开板框(outline)一定距离的铜箔.如果要想手动铺铜得到那的效果,那就要借助skill了,先沿outline创建一定宽度的route keepout.
翟纯13586655287问： 我想敷铜的时候焊盘是斜交,GND过孔是“过孔覆盖”?怎么实现？
吉安市美卓回答： 在铺铜的时候设置下,编辑铜皮的时候打开options,里面的flood over vias打勾就可以了!
翟纯13586655287问： PADS9.3铺铜,同样的规则,同样的网络为什么有的盖住了焊盘,有的盖不住,如何设置啊?详见图片!! - ？
吉安市美卓回答： 因为有几种不同类型的焊盘(PAD ),你需要对不同的PAD分别设置为Flood over
翟纯13586655287问： 在PADS9.0中同一网络灌铜时为什么焊盘不能全部覆盖 - ？
吉安市美卓回答： 点options->thermals->drilled thermals中选Flood over,就能覆盖了
