十进制计数器设计图
用两片74ls290设计24进制计数器,还带上电路图
74LS90就是十进制计数器，可以做十位，个位计数器。而要解决是问题是个位向十位进位，逢24回零，实现24进制计数，最大数是23。一片74LS290计数规律是满十就清零，这样就构成了10进制的计数器，一片74LS290满六就清零，这样就构成了6进制的计数器。当十进制计数器满十以后，输出一个信号给六进制...
用2片74LS161设计十七进制计数器?
见图：别忘了采纳。
用74LS290设计一个六进制计数器
将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，六进制计数器有6个有效状态0000~1001，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~0110而实现六进制计数。置零信号取自0110即当状态0110（6出现时，将Q2=1，Q1=1送到清零端R即Rp= 0），使计数器立即清零， ...
quartus采用74161设计一个24计数器(用原理图设计),要电路图即可
4102、7401（与非门1653）、7404（与非门）、BUTTON（按钮）、NAND(与非门）、AND(与门）。RES（电阻）。工作原理：没按一次BUTTON，提供一次上升沿脉冲，第一块74161计数一次，每计数到十次时，下一块74161计数一次，计数从0开始，计数到23，为二十四进制计数器，到达23后又从0开始计数。
用JK触发器如何设计三进制计数器?
先将2个JK触发器接成同步4进制加法计数器，再改成3进制加法器。当计数为3时，输出状态为11，利用11这个状态产生一个复位信号，使两个触发器复位回0，就不会出现计数的3了，最大数是2，即为要求的3进制计数器了。逻辑图（也即仿真图）如下，图中JK触发器是74LS112。
用74LS192怎么设计8进制加法计数器?
用74LS192，采用复位法改成8进制计数器，当计数到8时，Q3为1，作为复位信号接到复位端MR，即可复位回0。所以，最大数是7，则利用Q2Q1Q0=111经与非门输出低电平作为进位C信号。逻辑图即仿真图如下。反馈置数法，同样利用Q3产生置数信号加到PL端，进位信号同上。采纳后给第二个逻辑图。
试用JK触发器和门电路设计一个同步三进制计数器
如下图所示：同步计数器指的是被测量累计值，其特点是大大提高了计数器工作频率，相对应的是异步计数器。对于同步计数器，由于时钟脉冲同时作用于各个触发器，克服了异步触发器所遇到的触发器逐级延迟问题，于是大大提高了计数器工作频率，各级触发器输出相差小，译码时能避免出现尖峰；但是如果同步计数器...
用两片74LS90设计24进制计数器,用数码显示输出,求图
74LS90就是十进制计数器，可以做十位，个位计数器。而要解决是问题是个位向十位进位，逢24回零，实现24进制计数，最大数是23。1.74LS90是2-5十进制异步计数器，您要先做八进制连接7490到十进制(CP1和Q0, CP0作为输入，Q3作为输出为十进制)，然后使用异步数跳过一个状态来实现八进制计数。2.把...
怎么用74ls161设计6进制计数器?跪求详细设计过程
74LS161是一个同步的可预置的四位二进制计数器，并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。具体设计如下：1、添加一个74LS161芯片：2、添加一个与非门：3、由于需求是6位进制，6的二进制表示为0110，即输出QB和QC需要为1，才能进位，因此将输出QB和QC连接到与非门的输出A和B端口...
如何用74LS161设计十二进制计数器
首先，需要观察74LS161的引脚图和功能真值表如下图所示：观察功能真值表时需要注意74LS161时同步预置、异步清零计数器。故两种设计方法状态设计的状态变化不同，特别是预置数或清零时。1、置数法设计十二进制计数器 置数法即通过74LS161同步预置数功能预置计数初值，计数至溢出时通过进位输出信号，再重新...
白云矿区产后回答： 要用74LS161和74LS00设计十进制计数器,可采用反馈清零法.因74LS161是16进制计数器,当计数到十,即Q3Q2Q1Q0=1010时,将Q3,Q1接到一个与非门74LS00,产生一个复位信号,加到复位端MR,使计数器回0,实现改制.但1010状态只出现一瞬间,宏观上看不到.逻辑图如下.去掉数码管,如下图
勇崔15218709930问： 数字电路问题 设计十进制计数器 用一片十六进制加法计数器74161设计一个带进位输出的从1计到10的十进制计数器.写出设计方法,画出设计方法,画出逻辑... - ？
白云矿区产后回答：[答案] 同步置数法,当记到10的时候(1010),用个或门,与非门得到低电平给异步置数端置1从新计数.
勇崔15218709930问： 设计一个十进制的计数器 - ？
白云矿区产后回答： 二进制的一个就行,来一个脉冲触发器的状态翻转. 八进制的需要三个串联. 十进制的和十六进制的差不多,需要四个.十进制的需要在计数满十后,利用逻辑门将计数器清零.
勇崔15218709930问： 什么是十进制计数器 逻辑电路图是什么样子的 - ？
白云矿区产后回答： 同步十进制计数器原理二进制计数器结构简单,但是读数不习惯,所以在有些场合采用十进制计数器较为方便.十进制计数器是在二进制计数器的基础上得出的,用四位二进制数来代表十进制的每一位数,所以也称为二-十进制计数器.本文来自: DZ3W.COM 原文网址:http://www.dz3w.com/info/digital/0079750.htmlhttp://www.dz3w.com/info/digital/0079750.html
勇崔15218709930问： 求十进制减法计数器电路设计用D或JK触发器设计一个2位十进制减法计数器电路.4个按键表示减数,差用以为数码管显示,借位用一只LED表示.有仿真图和... - ？
白云矿区产后回答：[答案] 我数字电路刚好把计数器那一章学完了,还做过了试验 用两片CC40192组成两位十进制减法计数器,输入1Hz连续技术脉冲,进行由99-00累减计数,图我不知道在电脑上怎么画,只好口述了,CC40192是16接口的,端口对应:1-D1,2-Q1,3-Q0,4-...
勇崔15218709930问： 试用异步十进制计数器74LS90设计一个三百五十六进制计数器,画出接线电路图. - ？
白云矿区产后回答： 十进制356=二进制101100100 把74LS90做成10进制计数,用3片74LS90采用级连方式,最后一片的Q1--Q3不用,当计数的结果为101100100时,用这个数使一个门电路输出为1,再将这个1输到所有74LS90的R01 R02清零.
勇崔15218709930问： 求设计知道:两位十进制数加减1的电路图. - ？
白云矿区产后回答： 用两片74LS168就可以搞定了,74LS168是十进制加/减计数器.图中CLK是时钟脉冲,U/D是加/减控制端,低电平为减法,高电平为加法.
勇崔15218709930问： 怎样用74161设计一个模十计数器(十进制加法计数器) ,来个电路图 - ？
白云矿区产后回答：[答案] 这个东西,不难啊,查一手册不就知道了,真懒 给你参考
勇崔15218709930问： 设计一个8421编码的异步十进制加法计数器 要求可自启动 - ？
白云矿区产后回答： 把下列8421BCD码表示成十进制数.1、 (0101 1000)8421BCD =__________58______2、 (1001 0011 0101)8421BCD =________935____10分,我只能帮你这些了
勇崔15218709930问： 如何使用74ls192n设计78进制电路图 - ？
白云矿区产后回答： 74LS192是十进制计数器,要用两片74LS192设计78进制计数器,利用计数到78,产生 一个复位信号,加到两个计数器的清0引脚上,使计数器回0,实现改制.但是,78并看不到,最大数是77,下图就是逻辑图,也是仿真图,是计数到最大数77的截图.你不用画两个数码管,那是显示仿真效果的.
