如何用74LS161来实现7进制的计数器电路图?

作者&投稿:照送 (若有异议请与网页底部的电邮联系)
~

1、首先找到一块74LS195芯片,将其J、K输入端连接到一起,将R、LOAD端连接高电平,将CP端连接脉冲信号,再将输出端从左到右、从上到下编号为Q0、Q1、Q2、Q3,如图所示。

2、运用上面公式算出i=3,所以将Q2和Q3连接与非门反馈至J、K输入端,如图所示。

扩展资料

一个 16 进制计数器,最大计数值是 1111 ,相当于十进制数 15 。需要计数的脉冲加到最低位触发器的 CP 端上,所有的 J 、 K 端都接高电平 1 ,各触发器 Q 端接到相邻高一位触发器的 CP 端上。 J—K 触发器的特性表告诉我们:当 J=1 、 K=1 时来一个 CP ,触发器便翻转一次。

在全部清零后,第 1 个 CP 后沿,触发器 C0 翻转成 Q0=1 ,其余 3 个触发器仍保持 0 态,整个计数器的状态是 0001 。 

第 2 个 CP 后沿,触发器 C0 又翻转成“ Q0=0 , C1 翻转成 Q1=1 ,计数器成 0010 。到第 15 个 CP 后沿,计数器成 1111 。可见这个计数器确实能对 CP 脉冲计数。



74LS161,是四位二进制递增计数器。

其计数状态是:0000 → 1111。共有 16 个状态,周而复始的循环。

它有两个设置初值的控制端:清零端(异步控制)和置数端(同步控制)。

初值置入后,即可用 CLK 控制递增计数。

如果不加以控制,计数的末值,就是 1111,并且 CO = 1。

如果加上一些门电路芯片,就可以提前进入设置初值的状态。

下图中,有四个不同的七进制计数器:

实际上,还可以再画出一些具有不同的计数状态的电路。




74LS161有什么用?
连接电路图如下:

74LS161怎么使用?
使用反馈预置法设计8进制计数器,8的二进制为1000,即Q2Q1Q0都为000,Q3为1,因此将Q3通过一个非门接入置位端,这样每次计数到7后被置为0,完成0-7的8进制计数。置数端D3D2D1D0设置为0。

74LS161的应用是什么?
74LS161是一种具有3个8位二进制计数器、3个基本RS触发器和1个时钟控制器的芯片。该芯片的引脚功能如下:CP0:时钟输入端,用于输入时钟信号。Q0~Q2:三个8位二进制计数器的输出端,用于控制三个基本RS触发器的状态。RS0、RS1:两个控制输入端,用于选择计数器的状态。CLR:清除端,用于清除计数器...

如何使用74LS161进行十二进制计数器的设计?
首先,要用74LS161设计十二进制计数器,需要将74LS161配置为十二进制(或称为十二进制模)计数模式,并连接适当的反馈线以在计数达到12时复位计数器。下面进行详细 1. 了解74LS161:74LS161是一个4位同步二进制计数器,具有异步清除和同步使能输入。它可以配置为模16(0到15)的计数器。为了将其转换...

74LS161怎么用?
如何用74LS161设计十二进制计数器ls161是四位二进 制计数器,本来一片就可以改成12进制计数器。可是,要用数码管显示出来,就要用两片计数器,一片计十位,一片计个位。根据74LS161的真值表和同步置数的规则可以推出置数输入端输入数值应为0100,此时从0100~1111共12个状态,即构成十二进制计数器...

怎样使用74LS161构成60进制计数器呢?
可以用一片74LS161芯片和适当的逻辑门电路来构成一个60进制计数器。74LS161是一个4位同步二进制计数器,可以方便地实现0到15的计数。为了实现60进制计数,我们需要将两片74LS161级联,并添加适当的逻辑电路。首先,将第一片74LS161(称为计数器A)设置为模10计数器。这可以通过将Q3(最高位)与CLR...

为什么要使用74LS161?
1、74LS161是四位二进制可预置同步计数器,其引脚图和功能真值表如下:2、根据74LS161的真值表和同步置数的规则可以推出置数输入端输入数值应为0100,此时从0100~1111共12个状态,即构成十二进制计数器。将进位输出连接至同步置数端构成十二进制同步计数器。电路图如下:3、通过Multism仿真波形可以观察...

如何用74LS161设计计数器电路?
1、用74HC161设计一个四进制计数器,使用同步置数功能。当计数到最大数3时,用一个与非门74LS00,产生一个置数信号加到置数端LD即可。下图是逻辑图,也是仿真图,是计数到最大数3时的截图。2、要用到两片74LS161,需要两计数器进行级联,采用同步并行级联方式。其中ET和EP都接高电平。低片计数到...

74LS161怎么接?
连接电路图如下:

74LS161怎么使用?
D2,D1,D0的状态一样,为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后,计数器加1。74LS161还有一个进位输出端CO,其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能,一片74LS161可以组成16进制以下的任意进制分频器。

齐河县18111882893: 求设计一个用74LS161组成的7进加法计数器.(分别用异步清零、同步置零、c置数法实现)电路图及步奏! -
伍米扶正: 1、首先找到一块74LS195芯片,将其J、K输入端连接到一起,将R、LOAD端连接高电平,将CP端连接脉冲信号,再将输出端从左到右、从上到下编号为Q0、Q1、Q2、Q3,如图所示. 2、运用上面告诉大家的公式算出i=3,所以将Q2和Q3...

齐河县18111882893: 74ls161反馈清零实现七进制计数器 -
伍米扶正: 74LS163 是同步清除,常用的 74LS161 是异步清除,二者反馈值相差 1 . 从 0 计数 到 9 输出清零信号,此时时钟上升沿已经过去,清零在第十个时钟上升沿起作用.LS161 是立即清零,如果用 LS161 反馈值是 10 .

齐河县18111882893: 74ls161如何改成16进制计数器 -
伍米扶正: 1、74ls161为同步置数,异步清零,也就是说,该电路是7进制,如果接清零端是6进制.

齐河县18111882893: 用74ls161设计一个七进制计数器
伍米扶正: 把Q1Q2用与非门连到CR端应该就行了

齐河县18111882893: 74ls106设计七进制计数器的归零逻辑 -
伍米扶正: 74ls161 是同步计数器,同步置数,异步清零,制作 N 进制计数器应该用置数法,而不是清零法. 模数是 7 ,数值范围是 0 ~ 6 ,输出 6 时,时钟前沿已经过去,置入 0 ,正好是第 7 个脉冲归零.

齐河县18111882893: 能用74LS161置7做出十进制计数器吗 -
伍米扶正: 可以 用0置7 由于161是同步置数 之后的状态是7、8、9、10、11、12、13、14、15、0 刚好10个状态 来张草图

齐河县18111882893: 如何用161改接成一个七进制计数器 -
伍米扶正: 7进制只在人脑中.你的161是十进制还是16进制. 如果是10进制 那么161(D)=320(7进制,以后直接简称7)=A1(16或H)=188(9)=241(8或o)=320(7)=425(6)=1121(5)=2201(4)=12222(3)=1010,0001(2或b) 常用的就2,8,16进制.

齐河县18111882893: 用两片同步十六进制计数器74LS161设计一个七十进制计数器,片与片之间接成十进制的,可以附加必要 -
伍米扶正: 你好:你就是需要这种吗? 我用两片41LS161级联,采用异步清零做的.

本站内容来自于网友发表,不代表本站立场,仅表示其个人看法,不对其真实性、正确性、有效性作任何的担保
相关事宜请发邮件给我们
© 星空见康网