74LS161怎么使用？
电路图：
清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。
而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。
扩展资料：
74ls161是异步置数同步清零十六进制计数器,构成24进制计数器有两种方法：
1、异步置数法.因为是异步,所以不用等待时钟信号就可以直接置数,构成24进制计数器的话,需要两块芯片级联,第一块计数16次后进位一次,然后第二片计数1次,当第一片计数8次与第二片计数1次后就是计数24次,此时通过门电路译出置数信号给置数端就行.
2、同步清零法.原理同置数法,只是它是同步清零,需要等待时钟信号一起作用来清零,所以在第一片计数7次与第二片计数1次后就是23次计数,此时译出清零信号,然后再等待一个时钟信号,此时计数24次,又刚好完成清零。
74LS161怎么接成十二进制计数器?
74LS161是四位二进制同步加法计数器，使用该计数器实现十二进制计数器主要有置数法和清零法两种方法。具体过程如下：首先，需要观察74LS161的引脚图和功能真值表如下图所示：观察功能真值表时需要注意74LS161时同步预置、异步清零计数器。故两种设计方法状态设计的状态变化不同，特别是预置数或清零时。1...
74ls160的进位是如何实现的?
首先你要分清楚74ls160是10进制，ls161是4位2进制，即最高16进制。虽然第一个和第二个时钟都接在cp上，但是第二个的CT接在第一个的进位输出co上，也就是说，第一个输出co时，才允许第二个计数，即第一个输出时，第二个计数1。第一张图的置位LD接在几个Q上面，就是接门电路的这几个Q为1...
用74ls161构成 下列计数器 136进制计数器(异步置0功能) 60进制(同步...
LS161的11脚（Q3）和13脚（Q1）接到LS20的其中一个与非门的两个输入端，LS20是双4输入与非门，也就是一个与非门有四个输入端，所以另外两个输入端应该接高电平，然后把这个与非门的输出端接到LS161的CR非端（1脚）。输出就是一个十进制计数器了...
急求用74ls161设计24进制计数器
74ls161是四位同步二进制加法计数器,可用两片74ls161级联做出24进制计数器,首先第一片作低位计数,第二片作高位计数;当时钟信号一到来时,低位计数器计数一次,一共计数16次计数器本身会自动清零重新开始计数同时会产生一个进位信号,将这个进位信号接到高位计数器的时钟信号端,这样低位计数器满16进位使高位计数器计数...
74LS161的工作原理是什么?
74LS161中的进位输出端CO的工作原理是：CO=Q0·Q1·Q2·Q3·CET。从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行...
怎样用74ls161等芯片实现如 9 8 7 6 5 4 3 2 1 0 9 8 7...的计数阿...
74LS161为异步清零，同步置数。这是个十进制计数器，你画状态图为0000-0001-0010-0011-0100-0101-0110-0111-1000-1001-1010-1011-1100-1101-1110-1111一共十六个状态，如果用反馈置数法，选取其中任意连续的10个状态，比如从0000-1001，那么就是指最高状态是1001，之后就得回到0000这个状态，你设置...
为什么将74LS161设计成12进制同步计数器?
1、74LS161是四位二进制可预置同步计数器，其引脚图和功能真值表如下：2、根据74LS161的真值表和同步置数的规则可以推出置数输入端输入数值应为0100，此时从0100~1111共12个状态，即构成十二进制计数器。将进位输出连接至同步置数端构成十二进制同步计数器。电路图如下：3、通过Multism仿真波形可以观察...
74ls161为什么有两个使能端
74ls161是4位二进制同步计数器，为了达到同步功能，控制部分复杂，一块芯片只有4位。两个使能端便于多级级联，组成多位数的同步计数器。74ls138译码器有3个片选端，用起来也很顺手。同步计数器级联使用时，要求输出数据在同一时刻翻转，161的进位信号控制下一个芯片的使能端（片选），下一级芯片允许计数...
74161加法计数器是减法计数器吗?
利用加法计数器74LS161设计六进制减法计数器,画出状态转换图,逻辑图... —— 要用加法计数器74LS161设计六进制减法计数器，只能采用在计数器的四个输出端Q3Q2Q1Q0各接一个非门，取反码即为减法。例，原码为1111，反码为0000，六个状态为：0000~0101。怎样用计数器拨退位减法 —— 20以内的退位...
74ls161ep端是接什么
74ls161是四位二进制同步计数器，要是用于分频，可从Qa=14脚，Qb=13脚，Qc=12脚，Qd=11脚输出。14脚为2分频，13脚为4分频，12脚为8分频，11脚为16分频。
茌梁止咳： 呵呵,新手,注册的,不能上传图片,就给你说说吧: 如果利用74160来做的话,可以这样考虑,24=2*10+4,利用2片74160做,第一片使能端接高,第二片使能端接第一片的进位端,两片D0~D3都接地,然后利用一个与非门,第一片(0100)与第二片(0010)构成即可. 对于74161,它为16进制计数器,24=16*1+8,第一片为16进制,当第二片计数到8(此时8为暂态)时,利用与非门,输入到清零端就可以了(因为24计数器从00到23就可以了)……
临夏县15610855763： 怎么用74ls161设计八进制计数器用预置法预置数为0110 - ？
茌梁止咳： 161是16进制的计数器,从8到15共计8个数,然后复位置数,置入的是输入的数据端D的数,也就是从置入的数开始计数,将D置成1000(8),从八到十五共计八次数,CO端进位输出,这种方法最为简单.
临夏县15610855763： 如何用74LS161芯片构成60进制计数器 - ？
茌梁止咳： 用两片74LS161芯片,一片控制个位,为十进制;另一片控制十位,为六进制.个位的最高位0,接十位的CP,个位十进制计数器经过十个脉冲循环一次,每当第十个脉冲来到后Q由1变为0,相当于一个下降沿,使十位六进制计数器计数.经过...
临夏县15610855763： 怎样用74ls161组成十进制计数器?用CO端能不能进位的?想用几个74LS161组成个计数器,要2种方法~~ - ？
茌梁止咳： 直接用74LS160,74LS160为十进制计数器.如果用74LS161为十六进制计数器需用置零法或者用置数法就可以了.
临夏县15610855763： 如何利用74LS161完成8421bcd计数器 - ？
茌梁止咳： 74LS161是四位二进制计数器,即是16进制的计数器.所谓的8421bcd计数器,就是十进制数器,将74LS161改成十进制计数器可以用反馈清0法和反馈置数法. 见下图的两个方法,接法稍有不同.数码管你不用画,这是为 了显示仿真效果的.
临夏县15610855763： 74LS161能否作寄存器?如何应用? - ？
茌梁止咳： 能作为寄存器 RD'=0时 清零 CP↑ ,RD'=1, LD'=0 输入数据 RD'=LD'=1 , EP*ET=0 存储数据 可随时读出数据.
临夏县15610855763： 74ls161二,四,八,十六分频的管脚怎么接? - ？
茌梁止咳： 74ls161是四位二进制同步计数器,要是用于分频,可从Qa=14脚,Qb=13脚,Qc=12脚,Qd=11脚输出.14脚为2分频,13脚为4分频,12脚为8分频,11脚为16分频.
临夏县15610855763： 如何用用两片同步16进制74ls161组成40进制计数器 - ？
茌梁止咳： 160和161都是同步置数异步清零 让160当地位片 161高位片 用160的co接161的tp 用161的q2接非门清161和160的零 也就是说用40清零 刚好0-39 一共40个状态
临夏县15610855763： 利用74LS161实现25进制 - ？
茌梁止咳： 因为74LS161是四位二进制计数器,所以,先把个位的74LS161改成十进制计数器,再利用反馈清零法改成25进制计数器,逻辑图如下
临夏县15610855763： 如何用74ls161实现五十进制计数 - ？
茌梁止咳： 与非门3个输入端就是3个输入量与后非. 然后从电路结构分析,左片为低位计数器,右片为高位计数器,左片内计数16次进位一次,右片则计数一次,当右片计数3次和左片计数一次后,此时正好49次,因为74LS161是同步清零异步置数,而你的电路结构是当左片Q0为1,右片Q0Q1为1时与非门输出0到清零端口,此时计数49,再等一个时钟脉冲计数到50,同时执行清零.
