怎样用一块74LS153构成一块8选1
用8选一的q3控制双四选一的ts非就可以，如图所示：
数据选择器是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去，实现数据选择功能的逻辑电路称为数据选择器。在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。
扩展资料：
四选一数据选择器的原理图。
D0、D1、D2、D3是四个数据输入端，Y为输出端，A1、A0是地址输入端。
利用指定A1A0的代码，能够从D0、D1、D2、D3这四个输入数据中选出任何一个并送到输出端。
因此，用数据选择器可以实现数据的多路分时传送。
此外，数据选择器还广泛用于产生任意一种组合逻辑函数。
电路中，若将Y看成是A0、A1及D0、D1、D2、D3的函数，则可写成如果把A1、A0视为两个输入逻辑变量，同时把D0、D1、D2和D3取为第三个输入逻辑变量A2的不同状态(即A2、/A2、1或0)，便可产生所需要的任何一种三变量A2、A1、A0的组合逻辑函数。
可见，利用具有n位地址输入的数据选择器可以产生任何一种输入变量数不大于n+1的组合逻辑函数。
参考资料来源：百度百科-数据选择器
用74ls153和74ls00设计八选一逻辑电路，要求画出逻辑电路图和真值表ok，这个好说有什么要求吗？可以按照你要求来写
选择器2的使能G2接反向器的输出，选择器1的使能G1接反向器的输入. 这个输入做3路选择信号的C端，加上已经有的A，B，就可以了。
根据全加器真值表，可写出和s，高位进位co的逻辑函数。
a1a0作为两个输入变量，即加数和被加数a、b，d0～d3为第三个输入变量，即低位进位ci，1y为全加器的和s，2y全加器的高位进位co，
则可令数据选择器的输入为：a1=a，a0=b,1do=1d3=ci，1d1=1d2=ci反，2d0=0,2d3=1,2d1=2d2=ci，1q=s1,2q=co；可以根据管脚所对应的连接电路。
扩展资料：
多路选择器常见分类有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS152）、16选1数据选择器（可以用两片74151连接起来构成）等之分。多路选择器还包括总线的多路选择，模拟信号的多路选择等,相应的器件也有不同的特性和使用方法.具体可以查找相关网站。
参考资料来源：百度百科-多路选择器
选择器2的使能G2接反向器的输出，选择器1的使能G1接反向器的输入. 这个输入做3路选择信号的C端
加上已经有的A，B，就可以了
用集成块74ls00 74ls20各一块,能否设计出四人投票表决电路,为什么...
F = ABC+ACD+ABD+BCD；开始转化 F = AC（B+D）+BD（A+C）= AC（B'D'）' +BD（A'C'）'= （A'+C'）' *（B'D'）' +（B'+D'）' *（A'C'）'= [（A'+C'）' *（B'D'）' * （B'+D'）' *（A'C'）' ]'；可以看到每一项变量都是 与非（包括自身与非），及或非...
用8选1数据选择器74ls151设计四位奇偶校验电路怎么弄!!急!!!_百度知 ...
Y是同相输出端，W是反向输出端。X表示随意态。G’＝1时，禁止工作，Y端输出始终为0，W端输出始终为1；G’＝0，参考如下：1111 0表达式：Y＝A’B’C’D＋A’B’CD’＋A’BC’D’＋AB’C’D’＋ABCD’＋ABC’D＋AB’CD＋A’BCD，连接图：74151的端子A2、A1、A0分别接A、B、C，74151...
74ls161 做100进制计数器 用了一片74ls00 结果不会进位
可以清零，可以进位。第一片计数器Q3~0=1001时作为同步进位输出。两片计数器都是Q3~0=1010时异步清零。Q3~0=1010不是有效输出，只在输出端维持很短的时间。Q3~0=1001时有效输出，可以维持一个时钟周期的时间。
用74LS161设计一个自然码变模计数器,方当控制信号M=0时构成模五计数器M...
用74LS161计数实现变模计数器，采反馈清0法，模5时，用计数状态0101产生复信信号，模10时，用计数状态1010产生复位信号，再用一个二选一开关就可以实现了。逻辑图如下，就也是仿真图，通过仿真测试通过的。数码管你可以不用画，是用来显示仿真效果的。请及时采纳。控制信号M=0时构成模五计数器的仿真...
只用1片74LS74芯片,如何构成Q2Q1计数序列为00,01,10,11的计数器?_百度...
74LS74是包含有两个D触发器的芯片；余下的自己去想想？？
用74LS160设计一个计数器
一、实验内容 1、掌握集成计数器的功能测试及应用 2、用异步清零端设计6进制计数器，显示选用数码管完成。 3、用同步置零设计7进制计数器，显示选用数码管完成。 二、演示电路 74LS160十进制计数器连线图如图1所示。CLR：异步清零端 CLK：时钟输入端（上升...
用74LS160设计一个24进制计数器,怎么做?
用74LS160设计一个24进制计数器，需要片74LS160，当计数到23时，十位为0010，个位为0011，取十位和个位中的3个为1状态的输出端，接到3输入与非门74LS10上，产生置数信号，加到两片74LS160的置数端LD上，两片的初值输入端全接地就可以了。你的原图太小了，用来修改，不太清楚。下图是仿真图，...
74ls151和74hc151逻辑图一样吗
一样。74LS151和74HC151都是8选1数据选择器，其逻辑图在功能上是相同的，都由三个地址输入端（A，B，C）、使能端（S）和八个数据输入端（D0杠D7）以及两个互补输出端（Y和W）组成。数据选择器是一个组合逻辑电路，根据给定的输入地址代码从一组输入信号中选择一个指定的信号，并将其传输到输出...
同步四位二进制计数器74ls161,采用进位c置数法设计一个可控进制的计数器...
利用计数器74ls161，采用进位c置数法设计一个可控进制的计数器，因计数到1111时才有进位C输出，要改成四进制计数器，只能取四个大数，即1100，1101，1110，1111这四个数。当进位为1时，经反相器加到置数端LD(下图为LOAD)，而且四个置数输入为1100，实现四进制计数。下图为仿真图，数码管可以省掉...
怎么用74ls151实现当四个输入信号相同时输出1,否则输出为0
这个其实就是一个异或门电路,Y=(ABCD+A'B'C'D')'或者 Y=A'B'C+A'BC'+A'BC+AB'C'+AB'C+ABC'用四选十六选择器来做,也可以两两片三选八选择器组合成四选十六选择器来做.用Y=A'B'C+A'BC'+A'BC+AB'C'+AB'C+ABC'逻辑表达式,把式中的每个最小项接高电平,把ABCD和A'B'C'D...
万谦五维： 选择器2的使能G2接反向器的输出,选择器1的使能G1接反向器的输入. 这个输入做3路选择信号的C端 加上已经有的A,B,就可以了
奉化市13051714189： 怎么样用一块74LS153及门电路实现一位全加器输入用A B CI 输出用两个指示灯代表CO、S1 写出设计过程 画出逻辑图 - ？
万谦五维：[答案] 根据全加器真值表,可写出和S,高位进位CO的逻辑函数. A1A0作为两个输入变量,即加数和被加数A、B,D0~D3为第三个输入变量,即低位进位CI,1Y为全加器的和S,2Y全加器的高位进位CO,则可令数据选择器的输入为:A1=A,A0=B,1DO=1D3=...
奉化市13051714189： 用双四选一数据选择器74LS153和非门构成一位全加器 - ？
万谦五维： 先写出全加器的表达式 f=Em(1、2、4、7)co=Em(3、5、6、7) 化简成与或非的表达式 然后花电路图 如下
奉化市13051714189： 用74LS138译码器构成6 - 64线译码电路,至少需要多少块74LS138译码器?答案是9块.我知道了,但是为什么? - ？
万谦五维：[答案] 用8个138,分别构成8个3-8译码器,故共有64个输出端; 用1个138,构成1个3-8译码器,控制上述8个译码器的使能端. 所以,用9个,即可.
奉化市13051714189： 请问用一块《74LS139》芯片转换成3 - 8译码器怎样转.请给出电路图! - ？
万谦五维： 139包含的是2个2-4线的译码器 要接成3-8线的译码器比较麻烦 建议直接用74LS138
奉化市13051714189： 用数据选择器74ls153和门电路设计1位二进制全减器电路 - ？
万谦五维： 用数据选择器 74LS153 和门电路设计 1 位二进制全减器电路. 全减器的功能,是:CyD = A-B-C. 式中,A、B、C:是输入的三个一位数.Cy、D :输出两位数 ,分别是“借位”和“差”. 1. 根据功能要求,列出功能真值表. 2. 选用输入...
奉化市13051714189： 怎样用一块74LS151构成16选1电路,用反相器怎么接? - ？
万谦五维： 至少要用两片74LS151和一个反相器才能实现16选1电路. 具体作法是,把第四个输入控制端S3的信号直接接到低8位的那片74LS151的使能端(第7脚),同时经过反相后接到高8位的那片74LS151的使能端,前三个输入控制端S0、S1、S2同时接到两片74LS151的S0、S1、S2即可.
奉化市13051714189： 专业用一块74ls151构成16选一电路 - ？
万谦五维： 74ls151本是8选1电路,你却只用一块74ls151构成16选一电路,真会考人
奉化市13051714189： 用74LS153 产生三变量逻辑函数Z= AB+C - ？
万谦五维：[答案] “A”--->A “B”--->1C3 1Y=“AB” 1Y-->2C0 “C”-->B及2C2 2Y=“AB+C”=“Z”
