74ls161 做100进制计数器 用了一片74ls00 结果不会进位

作者&投稿:况砖 (若有异议请与网页底部的电邮联系)
74LS161中何时会产生进位,何时进位信号消失~

74LS161是四位二进制同步计数器,使能=1,清除=1,置数=1时计数.当计数器的输出值 QB,QC,QD 都是1 时,QA=0时,下一个时钟脉冲的上升沿,使得QA=1,同时使得 进位输出=1,此时产生进位,在接着的下一个时钟脉冲的上升沿,使得QA,QB,QC,QD变为0,同时也使 进位输出=0,进位信号消失.

用74LS161和74LS00设计九进制计数器,就利用计数到9(即Q3Q2Q1Q0=1001)的状态产生一个复位信号,用Q3Q0的两个高电平经与非门74LS00输出复位信号。加到74LS161的MR(或叫CR)端,使计数器回0,实现改制。但9的状态是看不到的,最大数是8。下图就是逻辑图,也是仿真图,你可以不画数码管,那是为了显示仿真效果的。

可以清零,可以进位。
第一片计数器Q3~0=1001时作为同步进位输出。
两片计数器都是Q3~0=1010时异步清零。Q3~0=1010不是有效输出,只在输出端维持很短的时间。Q3~0=1001时有效输出,可以维持一个时钟周期的时间。


增城市15855718738: 怎么实现100进制减法计数器 -
敖邱复方: 用74ls161十六进制加法计数器或74ls160加法十进制计数器,74ls190十进制加减计数器或74ls191十六进制加减计数器 若用十进制加法计数器74ls160,用两片级联即可 每一片LD非接1,rd非接1,第一片s结1,第二片s接第一片的co非 10*10=100 为一百进制计数器,具体看真值表

增城市15855718738: 急求,用74LS161和74LS00设计十进制计数器 明天要考试了.求 -
敖邱复方: 要用74LS161和74LS00设计十进制计数器,可采用反馈清零法.因74LS161是16进制计数器,当计数到十,即Q3Q2Q1Q0=1010时,将Q3,Q1接到一个与非门74LS00,产生一个复位信号,加到复位端MR,使计数器回0,实现改制.但1010状态只出现一瞬间,宏观上看不到.逻辑图如下.去掉数码管,如下图

增城市15855718738: 74LS161构成35进制计数器 -
敖邱复方: 用两片74LS161芯片,一片控制个位,为十进制;另一片控制十位,为六进制.利用74LS161本身的控制端(完成十进制,在达到1001(即十进制的九)时,给第二个芯片一个脉冲使第二个芯片计数加一,同时第一片清零,这样反复,直到第二片达到0110时第二片自身清零,这样完成一次60的计数,且回到初态,两片74LS161全部清零,继续重复计数.

增城市15855718738: 怎样用74ls161组成十进制计数器?用CO端能不能进位的?想用几个74LS161组成个计数器,要2种方法~~ -
敖邱复方: 直接用74LS160,74LS160为十进制计数器.如果用74LS161为十六进制计数器需用置零法或者用置数法就可以了.

增城市15855718738: 用74ls161 74lvc192 74lvc190设计一个100进制的加法器 -
敖邱复方: 用74LS160集成块设计一模为8,开机能自动清零的计数器,计术规则按:2,4这个比较困难,160输出为8421码,从0到9.按照你的要求后面需要接许多逻辑门

增城市15855718738: 用 CT74LS160, CT74LS161 都可以实现十二进制计数器吗? -
敖邱复方: 74LS160是十进制加法计数器,最大数是9,即1001,是不能改成十二进制计数器的.只有74LS161 是可以实现十二进制计数器的.

增城市15855718738: 10.11 用74LS161构成的计数器电路如图10 - 57所示,试分析它为几进制? -
敖邱复方: 左图:LD=1,当输出为2113 0110 时,CR=0,—> 输出置零(52610000). 在CP作用下,经 0001, 0010, 0011, 0100, 0101, 0110 再次置零(41020000).因此这是个六进制计数器. 右图1653: 当输出为内 1010 时,LD=0,—> 输出端(Q)=输入端(D)(0111). 在CP作用下,经 1000, 1001, 1010 再次置位容到D(0111).因此这是个三进制计数器.

增城市15855718738: 两片74LS161计数器级联后最大可组成进制计数器 - 上学吧普法考试
敖邱复方: CT74LS290型二-五-十进制计数器的逻辑图,外引线排列图和功能表. 和是清零输入端,和是置“9“输入端 而后逐步由现状态分析下一状态(从初始状态“0000“开始),一直分析到恢复”0000“为止.可知为8421码十进制计数器

增城市15855718738: 试用一片四位二进制加法计数器74LS161设计一个5进制的计数器.要求计数状态为0010~0110.可在图上直接连线 -
敖邱复方: 因为,计数的初值不是0,而是0010,所以,需要给计数器送初值0010,这就要求采用反馈置数法.当计到最大数0110时,产生一个置数信号加到LD端,同时,在置数端D3D2D1D0加初值0010即可,送入初值0010,这也是最小数.逻辑图如下下图是仿真图,最小数0010 时的截图 最大数0110 时的截图 请及时采纳

本站内容来自于网友发表,不代表本站立场,仅表示其个人看法,不对其真实性、正确性、有效性作任何的担保
相关事宜请发邮件给我们
© 星空见康网