74LS192芯片用作加减法 Load端怎么用
192本来就是十进制的 你把192的四个输出接到数码管的四个输入端就可以了 去网上查查192的管脚 然后连好就可以了
通常做加法计数时，置数端可以不有，接到VCC上。如下图
向左转|向右转
如果是做减法计数，需要置初值，就用置数端了，如下图
向左转|向右转
利用CT74LS161和CT74LS192设计N进制(小容量)计数器?
CT74LS161和CT74LS192是数字逻辑集成电路，其中CT74LS161是4位二进制计数器，CT74LS192是可编程分频器。利用这两个芯片可以设计出N进制计数器。以下是N=3时的设计方案：使用CT74LS161构建3进制计数器 首先需要构建一个3进制计数器。CT74LS161本身是4位二进制计数器，因此需要进行一些改动。将CLR和...
用74LS192构成十进制加法计数器
主要是用74LS283芯片和74LS86芯片通过拨码开关来控制高低电平作为二进制的0和1，用普通led灯来展现高低电平状态，高电平则灯亮，低电平则灯灭，通过2位的拨码开关来实现加法器和减法器的转换，经过两组芯片后电流通过led，led灯亮，则表示为1，如果灯灭，则表示为0。另外设计一个电源电路，将9v的...
74ls192可以用CMOS什么芯片替换?
74ls192可预置BCD可逆计数器。可以用CMOS的74HC192替换。
关于74LS192计数器问题
1、74LS192是可预置的十进制同步加\/减计数器，计数器初始状态与减法还是加法无关。2、计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。3、计数器还具有加载功能，加载后，计数器不论原先是什么值，输出为加载值。4、不进行清零和加载操作，计数器一直循环计数，无所谓从哪里开始。5...
74LS192可以用来构造加法计数器吗?
使用74LS192构成十进制加法计数器的答案是肯定的。74LS192是一款可预置的双向十进制同步加法\/减法计数器，其内部包含了两个独立的4位二进制计数器，可以级联使用以构成8位或更大的计数器。由于其具有预置功能，可以很方便地将其设置为从0开始计数。要构成一个十进制加法计数器，我们可以将74LS192的两...
用74LS192设计一个模24减计数 设计要求:1 为显示直观 加上译码显示驱动...
---要用两块带并行输入的BCD码计数器74LS192芯片,一块8位数比较器74LS682,两块BCD七段译码器,两个数码管,一块与非门74LS00,两个开关,一个置数,另一个加或减计数切换.四个BCD码拨码开关,脉冲发生电路用555做做,另外还需要一些电阻电容等元件.---思路是这样的,用555做时钟信号发生器,通过选择...
如何用74LS192设计32进制计数器
74LS192是十进制计数器，可以利用32产生一个复位脉冲，使十位和个位计数器复位回0，实现改为32进制计数器。最大数是31，仿真图即逻辑图如下所示。数码管可以不画，是用来显示仿真效果的。
用proteus仿真74ls192,为什么在置数端加一个脉
74LS192是双时钟方式的十进制可逆计数器。(bcd,二进制)。他的LD引脚为预置输入控制端，异步预置，低电平有效。在置数端加个脉冲，就是要将预制数传输到输出端，然后LD引脚马上恢复到高电平，不然会一直输出预制数，达不到计数的效果。
74LS192两进制计数器怎么接线?
预置数选通端可以接拨码开关，以实现预置数的设置；用开关控制预置数选通端的选通状态，开关闭合时预置数选通端为低电平，选通端有效，预置数送到输出端；开关断开时预置数选通端为高电平，选通端无效，不能将预置数送到输出端由两个74LS192级联构成两位十进制计数器的电路如下图所示。
双时钟输入的十进制计数器74ls192 怎么实现加法计数
74ls192是4位十进制同步可逆计数器。加法计数器，芯片清除端14脚高电平时清零，计数时14脚为低电平。置数端11脚低电平时置数，计数时11脚为高电平。使减计数端4脚为高电平，计数时钟脉冲从5脚输入，就是加法计数器了
弥苏迪凡： 低位计数器输出Qo、Qi、Q2、Q3分别提供0.1V、0.2V、0.4V、0.8V的控制信号;高位计数器输出Qo. Qi、Q2、Q3分别提供1V、2V、4V、8V的控制信号.采用按键作为步进加、步进减的控制按钮;为了防止在按钮过程中出现振铃现象,在计数器加计数、减计数时钟脉冲端与加、减计数按钮之间接入施密特触发器74 LS14,以消除振铃现象.预置数选通端可以接拨码开关,以实现预置数的设置;用开关控制预置数选通端的选通状态,开关闭合时预置数选通端为低电平,选通端有效,预置数送到输出端;开关断开时预置数选通端为高电平,选通端无效,不能将预置数送到输出端由两个74LS192级联构成两位十进制计数器的电路如下图所示.
秦州区19518488674： 用74LS192构成的二十一进制加法计数器怎么设计 - ？
弥苏迪凡： 要用两片74LS192构成二十一进制加法计数器,只要改制为21进制即可.采用反馈清0法,当计数到21时产生复位清0信号,加到两片计数器的MR端即可,使计数器回0.
秦州区19518488674： 用74ls192设计4/7加法计数器,用单刀单置开关切换的进制,具有暂停和清零功能 - ？
弥苏迪凡： 74ls192是4位十进制同步可逆计数器.加法计数器,芯片清除端14脚高电平时清零,计数时14脚为低电平.置数端11脚低电平时置数,计数时11脚为高电平.使减计数端4脚为高电平,计数时钟脉冲从5脚输入,就是加法计数器了
秦州区19518488674： 74LS192作加法计数时,设CPu频率为1Hz,则各位脉冲中,CO 为低电平的时间为多少? - ？
弥苏迪凡： 加法计数的输出都是2分频关系 时钟是1Hz,则第一个输出Q0为时钟的2分频,为2Hz,所以低电平为1秒 第二个输出Q1为前一个的2分频,为4Hz,低电平为2秒 依此类推: Q3为8Hz,低电平为4秒 Q4为16Hz,低电平为8秒
秦州区19518488674： 怎样利用74LS192做成19进制的加法计数器呢 - ？
弥苏迪凡： 你好: 计数到18之后再加一次就变为了0. 如果是这样的图回复我,我给你DSN图. 希望我的回答能帮助到你.
秦州区19518488674： 用74ls192构成26进制的加法计数器 - ？
弥苏迪凡： 这个联级可以用低位芯片的进位端或者借位端来相连,借位或者进位端的作为高位的CP信号就可以了,至于30进制,可以在第二个芯片上面用与非门控制它的清零端或者置数端就可以.
秦州区19518488674： 74ls192构成的减法计数器 - ？
弥苏迪凡： 减法计数跳着来,应该是你的计数时钟有毛刺,在波形整形上下功夫,防干扰,不知道你的时钟是怎么来的.
秦州区19518488674： 74ls192的减法计数器 - ？
弥苏迪凡： 11脚是预置用的,也就是说,你要预置的话,11脚是要低电平的,它是低电平有效的 ABCD是置数的值,是二进制的 你想要80的计数器的话,11是先要一个低电平,置数之后就要变成高电平,因为11脚一直是低电平的话,计数器是不工作的
秦州区19518488674： Proteus怎么用74LS192做60进制的加法计数器 - ？
弥苏迪凡： 如下图:
秦州区19518488674： 74ls192可用什么芯片或芯片组合代替 - ？
弥苏迪凡： 74ls160就可以. 74LS192是BCD加减法,160只有加法但是. 看你做什么了.
