用74LS192构成十进制加法计数器
74ls160为十进制同步加法计数器，同步就是要受到时钟信号的控制——清零和置数，附加功能有进位输出端、置数端、清零端，还有置数输入端状态输出及时钟信号端口，其余端口暂可不用。那么根据以上端口可以搭建任何进制计数器。
要用两片74LS192构成二十一进制加法计数器，只要改制为21进制即可。采用反馈清0法，当计数到21时产生复位清0信号，加到两片计数器的MR端即可，使计数器回0。
主要是用74LS283芯片和74LS86芯片通过拨码开关来控制高低电平作为二进制的0和1，用普通led灯来展现高低电平状态，高电平则灯亮，低电平则灯灭，通过2位的拨码开关来实现加法器和减法器的转换，经过两组芯片后电流通过led，led灯亮，则表示为1，如果灯灭，则表示为0。
另外设计一个电源电路，将9v的交流电压降到5v,再输入到加法器、减法器电路，能够实现8位的二进制相加或则相减，结果的范围应该在00000000到111111110之间，八位二进制数换算成三位十进制数最大为255。
扩展资料
设计原理图时，在原理图元器件的放置就要好好安排位置，以免太过杂乱，不好复查，同时，在选择元器件的时候要注意所包含的封装是否是插孔式，因为有的封装是贴片式的，以免选错，造成不必要的麻烦。
在做原理图的时候有一些小技巧，如果像每样相同的元器件很多，比如电阻，可以双击元器件然后摁TAB键，改变元器件名称和序号，这样就可以一次性得到相同型号的元器件，不用一个个点，做原理图时元器件的型号要标好，方便自己检查和焊元器件时pcb和原理图进行对应，从原理图库中有差不多的元器件的时候可以观察它们封装的特点，看哪一个封装比较适合自己，同时看封装大小是否合适。
低位计数器输出Qo、Qi、Q2、Q3分别提供0.1V、0.2V、0.4V、0.8V的控制信号；高位计数器输出Qo. Qi、Q2、Q3分别提供1V、2V、4V、8V的控制信号。采用按键作为步进加、步进减的控制按钮；为了防止在按钮过程中出现振铃现象，在计数器加计数、减计数时钟脉冲端与加、减计数按钮之间接入施密特触发器74 LS14，以消除振铃现象。预置数选通端可以接拨码开关，以实现预置数的设置；用开关控制预置数选通端的选通状态，开关闭合时预置数选通端为低电平，选通端有效，预置数送到输出端；开关断开时预置数选通端为高电平，选通端无效，不能将预置数送到输出端由两个74LS192级联构成两位十进制计数器的电路如下图所示。
74LS192本来就是10进制的加法器
192本来就是十进制计数器，至于CPu，CPd接高电平就是加法器，LD’接高电平，四个输入端接低电平，四个输出端Q3Q2Q1Q0，Q3Q2的与非接到清零端CR，你试一下吧，不知到行不，我刚做完用五种方法做八进制的
CC4013
74ls192引脚图及功能表
74ls192引脚图及功能表74LS192是双时钟方式的十进制可逆计数器。(bcd，二进制)。，◆，CPU为加计数时钟输入端，CPD为减计数时钟输入端。，，，◆，LD为预置输入控制端，异步预置。，，◆，CR为复位输入端，高电平有效，异步清除。，，，◆，CO为进位输出：1001状态后负脉冲输出，，，◆，BO为借位...
怎么用74LS192组成八进制计数器?
用74LS192，采用复位法改成8进制计数器，当计数到8时，Q3为1，作为复位信号接到复位端MR，即可复位回0。所以，最大数是7，则利用Q2Q1Q0=111经与非门输出低电平作为进位C信号。逻辑图即仿真图如下。反馈置数法，同样利用Q3产生置数信号加到PL端，进位信号同上。采纳后给第二个逻辑图。
用74LS192构成十进制加法计数器
主要是用74LS283芯片和74LS86芯片通过拨码开关来控制高低电平作为二进制的0和1，用普通led灯来展现高低电平状态，高电平则灯亮，低电平则灯灭，通过2位的拨码开关来实现加法器和减法器的转换，经过两组芯片后电流通过led，led灯亮，则表示为1，如果灯灭，则表示为0。另外设计一个电源电路，将9v的...
用74LS192或74HC192构成的二十四进制加法计数器怎么设计?
74LS192、74HC192是递增递减十进制计算器，连接成24进制即可，也可以按照3三进制和八进制分频器设计，详细可参考74LS192手册及分频器设计手册，见附图
如何设计74LS192与74LS193构成的十进制计数器?
在设计过程中，我主要利用74LS192的计数功能，通过置数法和清零法将其改造为一个4进制计数器和一个7进制计数器。（二）显示译码器 七段数码显示器 1、七段式数码显示器是目前使用最广泛的一种数码显示器。这种数码显示器有分布在同一平面的七段可发光的线段组成，可用来显示数字、文字...
十进制可逆计数器74LS192引脚图管脚及功能表
图5-474LS192的引脚排列及逻辑符号（a）引脚排列(b)逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下：表5-274LS192的功能表 ...
74LS192的引脚及具体功能
以上为74ls192的引脚。以下为功能：P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，
74LS192是什么计数器??
74LS192是属8421BCD码的十进制计数器，其功能真值表如表4所示。其中MR是异步清零端，高电平有效。PL(———)是并行置数端，低电平有效，且在MR=0有效。CPU和CPu是两个时钟脉冲，当CPd=1，时钟脉冲由CPU端接入。并且MR=0，PL(———)=1时，74LS192处于加法计数状态；当CPu脉冲从CPd端输入，且...
用74LS192构成的二十一进制加法计数器怎么设计
要用两片74LS192构成二十一进制加法计数器，只要改制为21进制即可。采用反馈清0法，当计数到21时产生复位清0信号，加到两片计数器的MR端即可，使计数器回0。
74LS192是怎样接成24进制加减计数器的
用proteus仿真图为：在proteus中，各个元件名为：计数器：74ls192,与非门：74ls00,七段数码管：7seg-bcd,··前面为低位，后面为高位，上面实现是24进制加计数器，下面的图为24进制减计数器。
诸策胜寒： 低位计数器输出Qo、Qi、Q2、Q3分别提供0.1V、0.2V、0.4V、0.8V的控制信号;高位计数器输出Qo. Qi、Q2、Q3分别提供1V、2V、4V、8V的控制信号.采用按键作为步进加、步进减的控制按钮;为了防止在按钮过程中出现振铃现象,在计数器加计数、减计数时钟脉冲端与加、减计数按钮之间接入施密特触发器74 LS14,以消除振铃现象.预置数选通端可以接拨码开关,以实现预置数的设置;用开关控制预置数选通端的选通状态,开关闭合时预置数选通端为低电平,选通端有效,预置数送到输出端;开关断开时预置数选通端为高电平,选通端无效,不能将预置数送到输出端由两个74LS192级联构成两位十进制计数器的电路如下图所示.
宽城区19850786868： 用74ls192设计4/7加法计数器,用单刀单置开关切换的进制,具有暂停和清零功能 - ？
诸策胜寒： 74ls192是4位十进制同步可逆计数器.加法计数器,芯片清除端14脚高电平时清零,计数时14脚为低电平.置数端11脚低电平时置数,计数时11脚为高电平.使减计数端4脚为高电平,计数时钟脉冲从5脚输入,就是加法计数器了
宽城区19850786868： 用74LS192做十进制的加计数,结果实验现象却成了十六进制的加计数,这 - ？
诸策胜寒： 十进制356=二进制 把74LS90做成10进制计数,用3片74LS90采用级连方式,最后一片1--Q3不用,当计数的结果为时,用这个数使一个门电路输出为1,再将这个1输到所有74LS90的R01 R02清零.
宽城区19850786868： 怎么用74ls192既能实现加数又能实现减数 - ？
诸策胜寒：[答案] 74LS192是4位十进制同步可逆计数器(双时钟).清除,置数后,要加计数,加计数的计数脉冲输入到加计数的输入端,此时要保持减计数的输入端为高电平.要减计数,减计数的计数脉冲输入到减计数的输入端,此时要保持加计数的输入端为高电平.
宽城区19850786868： 如何使用74ls192n设计78进制电路图 - ？
诸策胜寒： 74LS192是十进制计数器,要用两片74LS192设计78进制计数器,利用计数到78,产生 一个复位信号,加到两个计数器的清0引脚上,使计数器回0,实现改制.但是,78并看不到,最大数是77,下图就是逻辑图,也是仿真图,是计数到最大数77的截图.你不用画两个数码管,那是显示仿真效果的.
宽城区19850786868： 数字逻辑实验 13进制计数器,用2个74LS192芯片连接,给个电路图,最好标好管脚,谢谢 - ？
诸策胜寒： 74LS192是十进制计数器,满十产生进位,就用这个进位信号作为第二个74LS192芯片的计数脉冲,如果计数脉冲是采用二级同步的,这个进位信号也可作为第二个74LS192芯片的最低位(P0,或D0)的输入信号,再把第二级输出的Q0(十位=1)和第一级输出的Q0、Q1(个位=11)信号相与,产生复位两级计数器的信号,也就是计数到13后,便复位到0了.
宽城区19850786868： 如何用74ls192十分频计数器 - ？
诸策胜寒： 这个联级可以用低位芯片的进位端或者借位端来相连,借位或者进位端的作为高位的CP信号就可以了,至于10进制,可以在第二个芯片上面用与非门控制它的清零端或者置数端就可以.
宽城区19850786868： 用74LS192构成的二十一进制加法计数器怎么设计 - ？
诸策胜寒： 要用两片74LS192构成二十一进制加法计数器,只要改制为21进制即可.采用反馈清0法,当计数到21时产生复位清0信号,加到两片计数器的MR端即可,使计数器回0.
宽城区19850786868： 74ls192的功能表及管脚功能?急求!!!! - ？
诸策胜寒： 74LS192是属8421BCD码的十进制计数器,其功能真值表如表4所示.其中MR是异步清零端,高电平有效.PL(———)是并行置数端,低电平有效,且在MR=0有效.CPU和CPu是两个时钟脉冲,当CPd=1,时钟脉冲由CPU端接入.并且MR=0...
宽城区19850786868： 简单的数字模拟电路的问题,利用74ls191和74ls47做一个十进制的计数器,怎么接? - ？
诸策胜寒： 74LS191是4位二进制可逆可预置计数器,用作十进制计数需要加别的电路才能完成,建议改为74LS192,是十进制可逆可预置计数器,管脚功能...
