通过真值表写出逻辑表达式的理解
在此之前，你需要知道与和或是如何进行运算即可。
我们将A、B、C称为逻辑函数的输入，Y称为该逻辑函数的输出。三变量的逻辑函数共有八组输入，每一组输入的结果可能使得输出为0或者1。
真值表就为我们很直观的展示了每一组输入对应的输出情况：如当ABC输入同时为000时输出1，当ABC输入001时同时为Y为0等。
在没有约束项的真值表（逻辑函数）中，每一种输入情况都可能出现。
意思是在没有特定说明下，ABC的输入可以为000,001,010,011,100,101,110,111中的任意一组。即输入可以为真值表中的任何一组输入。
假设在有一个N组取值的真值表（我们的真值表有8组取值），某一时刻，电路或是逻辑表达式只能有一组特定输入，又因为我们的输入有N种情况，那么为了写出逻辑函数的表达式， 我们的表达式中将会有N项，每一项正好代表着一种输入情况出现与否，当某一种输入情况出现时，那么我们代表着这组输入的项就是真，即1，其他项为0。
在上面真值表的例子中，输入取值可能出现八种情况，所以我们要用八项来分别表示每一种输入情况是否出现 。这些项的含义就是 当一种输入情况出现时，我们代表着这种输入情况的项取值就为真 。
我们可以用 暂时代表当输入为000，001,010,011……111时表达式中的项，这些符号仅仅是代表了我们的每一项，如何计算项是什么，下面再详述，这里仅是简单的代替。
根据上面所述构成项的规则—— 每一项代表着一种输入是否出现 ，所以我们可以通过查看真值表知道：当输入为000时，因为 代表了输入为000的出现，所以 为真，为1，其他项均为0；
同样的道理，由于 代表了输入001的出现与否，所以当输入为001时，即001这种输入情况出现了，此时 就为真，即1。其他项各自代表了自己的输入情况，而同一时刻下只能出现一种输入，又因为现在的输入为001，所以其他项皆为0。
通过上面的解释，我们已经知道当一种输入情况产生时，与之对应的项是真，也就是1，而其他每一项都为0， 而真值表中又明确的告诉我们：每一组输入取值所对应的输出是什么。
那么我们让 每一种输出取值和对应的输入的项去做与运算，这样，当有某一种输入出现时，因为代表着该输入的项为1，所以这一项的输出会保持原样（ ），而其他的项都为0，所以其他的输出也是无效的（ ）。
不要忘记我们的项就是代表着某种输入情况是否发生，如果这种输入情况发生，则代表该输入的项就是真，即1。
在任何一时刻一个逻辑函数只会有一组特定的输入，所以在任何一时刻也只会有一个项为真，即代表着当前时刻输入的项为真。表达式中的每一项都会和该项代表的输入所对应的输出相与，所以最终有效的是输出就是那个为真的项代表的输入所对应的输出。
这样，我们把项的构成规则再添加一点东西，让每一项和这一项项代表的那组输入相与，现在每一项就成了： 该项的出现情况 \cdot 该项代表的输入的输出结果
通过我们的真值表写出表达式中的每一项：
现在用语言来描述一下我们构造的表达式的输入输出情况：
当输入为000时，因为 代表了输入000的情况出现，所以有：
我们又让每一项和其代表的输入情况对应输出做了与运算，即 ，所以此时根据我们的表达式的逻辑，有 所代表的的输入(000)的输出是有效的，这也正好顺应了真值表的逻辑，一组输入对应了特定的一种输出。
在我们构造的表达式中，没有出现的输入其对应的项结果就是0，所以为了让这些为0的项不影响到真正出现的输入所对应的项，我们就需要让这些项全部相或（ ）。
现在我们写出这个真值表的逻辑表达式：
我们可以看到，真值表中输出为0的输入所对应的项，都会 与 一个0，所以无论如何这个项的最终结果肯定是0（ ），我们就可以直接忽略掉这些项，只写出 使得输出为1 的输入 所对应的项 即可。
因为 ，所以我们也可以将1忽略掉。
有我们最终的逻辑函数的表达式为 ，其中 代表了输入是否为000， 代表了输入是否为101， 代表了输入是否为111，如果输入是这三种的任何一个，那么对应的这一项就为真；又因为这三项代表的输入所对应的输出是1，所以当项为真时，那么我们的逻辑表达式就为真。
如何用真值表写出逻辑函数表达式
真值表：ABCD Y 0000 0 0001 1 0010 1 0011 0 0100 1 0101 0 0110 0 0111 1 1000 1 1001 0 1010 0 1011 1 1100 0 1101 1 1110 1 1111 0表达式：Y＝A’B’C’D＋A’B’CD’＋A’BC’D’＋AB’C’D’＋ABCD’＋ABC’D＋AB’CD＋A’BCD，连接图：74151的端子A2、A1、A0分别...
如何用真值表求逻辑表达式?
找出真值表中使逻辑函数Y＝1的那些输人变量取值的组合。每组输人变量取值的组合对应一个乘积项，其中取值为1的写为原变量，取值为0的写为反变量。将这些乘积项相加，即得Y的逻辑函数式。需将输人变量取值的所有组合状态逐一代人逻辑式求出函数值，列成表，即可得到真值表。
如何根据逻辑函数的真值表列出逻辑表达式?
首先，观察真值表中输出为“真”（或“1”）的行，这些行对应了使逻辑函数成立的输入条件。然后，对于每一个这样的行，我们利用逻辑与运算符（∧）将该行中所有为“真”的输入连接起来，形成一个乘积项。这样，每一个使函数成立的输入组合都对应了一个乘积项。...
怎样用真值表写出逻辑表达式来?
从表中看到，当a＝0、b＝1时，y＝1；当a＝1、b＝0时y＝1。因此可写出相应的逻辑表达式为：y＝b＋a 真值表还可用来证明一些定理。例1121 试用真值表证明摩根定理=+ 证：设上式左边 ＝y1，右边＝y2，分别列出相应的真值表如表z1113所示：比较y1和y2，证得=+。例1122 试用真值表证明a＋...
通过真值表写出逻辑表达式的理解
在没有约束项的真值表（逻辑函数）中，每一种输入情况都可能出现。 意思是在没有特定说明下，ABC的输入可以为000,001,010,011,100,101,110,111中的任意一组。即输入可以为真值表中的任何一组...
将真值表改写出逻辑表达式
Y=A反BC反+AB反C反+A反B反C+ABC 是1的都加起来就是了，看上面图已是最简式了
如何根据真值表写出逻辑关系式
以真值表内输出端“1”为准 ：第一步:从真值表内找输出端为“1”的各行,把每行的输入变量写成乘积形式;遇到“0”的输入变量上加非号。第二步:把各乘积项相加,即得逻辑函数的表达式。真值表是使用于逻辑中（特别是在连结逻辑代数、布尔函数和命题逻辑上）的一类数学用表，用来计算逻辑表示式在每...
真值表怎么写出逻辑表达式
真值表被用来计算真值泛函表达式的值(就是说是一个判定过程)。真值泛函表达式要么是原子(就是说是命题变量(或占位符)或命题函数 - 比如 Px)或建造自使用逻辑运算符。试题：假设我们有一个真值表,如下所示:1、对于每个行,找到满足该行所有条件的最小项(minterm)。例如,第一行中所有条件都不满足,...
根据真值表写出逻辑函数的原理是什么?
③：【非——逻辑非】：Y＝X′；（我用X′表示：X的非）表示：Y＝1，当且仅当 X【等于0】；逻辑函数的通用表达式为：Y＝f（X1，X2，……，Xk）；——k元逻辑函数；在【真值表】中，k元逻辑函数必然恰好具有：2＾k行。我们用：v＝（x1，x2，……，xk）来表示真值表某一行中全部...
知道逻辑函数Y1的2个真值表怎样写出它逻辑函数式?
解:首先,列出F的真值表如表2.6所示,然后,根据真值表直接写出F的最小项表达式F(A,B,C)=∑m(2,4,5,6)2.求函数的标准“或-与”式 一个逻辑函数的真值表与它的最大项表达式之间同样具有一一对应的关系.假定在函数F的真值表中有k组变量取值使F的值为0,其他变量取值下...
锁侍适利：[答案] 把真值表中输出等于 1 的表达式相加,再化简. 真值表: A B Y 0 0 0 0 1 1 1 0 1 1 1 0 Y = A'B + AB' = A♁B ;异或门. 有时输出为 0 的表达式少,也可以用反函数表达,再求反,本题是一样多: Y' = A'B' + AB = A⊙B ;同或门,即异或非门. Y = A♁B
临西县13387611707： 根据真值表写出逻辑函数的原理是什么? - ？
锁侍适利： 上述概念都是【逻辑代数】中的内容.【逻辑代数】是【数学】与【逻辑学】相结合的产物.【逻辑代数】中的内容,都可以在其中找到原始的解释:1、数学解释:【逻辑函数】是数学函数的一种,表示的是【逻辑变量】——取值范围为{0,1}...
临西县13387611707： 根据真值表写出逻辑表达式 - ？
锁侍适利：[答案] 将真值表中函数值等于1的变量组合选出来;对于每一个组合,凡取值为1的变量写成原变量,取值为0的变量写成反变量,各变量相乘后得到一个乘积项;最后,把各个组合对应的乘积项相加,就得到了相应的逻辑表达式.例1120 试根...
临西县13387611707： 组合逻辑电路的设计与测试中如何根据真值表写出逻辑表达式或画出卡诺图,最后又如何简化逻辑表达式 - ？
锁侍适利： 真值表是输入、输出的全部组合,是最完备的逻辑数据,利用卡诺图的分析方法,可以方便地写出逻辑表达式,从而设计出逻辑电路.整个过程不是一两句话可以说清楚的,你只能认真看书学习,通过分析例题,多做练习,提高解决问题的能力,没有其他捷径可走.
临西县13387611707： 知道逻辑函数Y1的2个真值表怎样写出它逻辑函数式?急求解!!!!!! - ？
锁侍适利： 逻辑函数表达式的转换将一个任意逻辑函数表达式转换成标准表达式有两种常用方法,一种是代数转换法,另一种是真值表转换法.إ一、代数转换法 إ 所谓代数转换法,就是利用逻辑代数的公理、定理和规则进行逻辑变换,将函数表达式从...
临西县13387611707： 怎样设计组合逻辑电路 - ？
锁侍适利： 组合逻辑电路的设计与分析过程相反,其步骤大致如下:(1)根据对电路逻辑功能的要求,列出真值表;(2)由真值表写出逻辑表达式; (3)简化和变换逻辑表达式,从而画出逻辑图.组合逻辑电路的设计,通常以电路简单,所用器件最少为目标.在前面所介绍的用代数法和卡诺图法来化简逻辑函数,就是为了获得最简的形式,以便能用最少的门电路来组成逻辑电路.但是,由于在设计中普遍采用中、小规模集成电路(一片包括数个门至数十个门)产品,因此应根据具体情况,尽可能减少所用的器件数目和种类,这样可以使组装好的电路结构紧凑,达到工作可靠而且经济的目的.
临西县13387611707： 分析图所示逻辑电路,写出输出端的逻辑函数表达式,列出真值表,说明电路能实现什么逻辑功能. - ？
锁侍适利：[答案] 逻辑真值表如下: 或:有一真,则真; 且:全为真,则真; 非:若为真,则假; 同或:相同,则真; 异或:相异,则真.
临西县13387611707： 如何根据逻辑电路图写出逻辑表达式及其真值表.(请把每个步骤如何做怎么想的如何思考的告诉我) - ？
锁侍适利： 根据输入端的变化,写出输出端的状态,真值表就出来了.相反,从输出端倒推回输出端,就是逻辑表达式
临西县13387611707： 真值表与逻辑电路图的关系？
锁侍适利： 手工方法是:根据真值表的内容,对每个输出信号分别填进卡诺图进行化简,可得到最简单的乘积项之和形式的表达式,乘积即是与门,求和即是或门,这样用与或门就可以得到组合逻辑.这个可以找本数字电路教材来复习一下. 现在FPGA设计软件或者其他一些EDA软件可以帮助你进行逻辑化简,只要你用HDL语言把真值表输入进去就好了,简单的不得了.
临西县13387611707： 请问如何由图中的真值表得到逻辑表达式 - ？
锁侍适利： 给你一个逻辑符号图吧,写出真值表,逻辑表达式,逻辑功能的内容太多了,不方便全部打出来.
