什么是一位全加器，怎么设计逻辑电路图

~

全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。

一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。

逻辑电路图设计如下：

一位全加器(FA)的逻辑表达式为：

S=A?B?Cin

Co=(A?B)Cin+AB

其中A,B为要相加的数，Cin为进位输入；S为和，Co是进位输出；

如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要32个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法。

扩展资料：

全加器是组合逻辑电路中最常见也最实用的一种，考虑低位进位的加法运算就是全加运算，实现全加运算的电路称为全加器。而其功能设计可以根据组合逻辑电路的设计方法来完成。

通过逻辑门、74LS138译码器、74LS153D数据选择器来实现一位全加器的电路设计，并且实现扩展的两位全加器电路。并且Multisim是一个专门用于电路设计与仿真的工具软件。

参考资料：百度百科――一位全加器

用 74LS153 设计一个一位全加器。

－－－－－－－－－－－－－－－－－－

1. 根据全加器的功能要求，写出真值表。

　全加器功能： C_S = X + Y + Z。

　真值表，放在插图中了。

　（用数据选择器设计时，卡诺图、化简、逻辑表达式，都是不需要的。）

2. 选定输入输出接口端。

　A、B，连接两个输入变量 Y、Z；

　D0～D3，用于连接输入变量 X；

　1Y，作为和的输出端 S；

　2Y，作为进位的输出 C。

3. 分析真值表，确定各数据端的输入。

　S：

　　YZ=00 时，S 等于 X，所以，应把 X 接到 1X0；

　　YZ=01 时，S 等于 /X，所以，应把 /X 接到 1X1；

　　YZ=10 时，S 等于 /X，所以，应把 /X 接到 1X2；

　　YZ=11 时，S 等于 X，所以，应把 X 接到 1X3。

　C：

　　YZ=00 时，C 等于 0；

　　YZ=01 时，C 等于 X；

　　YZ=10 时，C 等于 X；

　　YZ=11 时，C 等于 1。

4. 画出逻辑图。

　根据前面的分析，除了 74LS153，还需要一个非门。

用 153 设计电路，在分析各个输入端是什么信号时，只需使用真值表。

因为不是用逻辑门设计电路，所以，卡诺图、逻辑表达式，都是不需要的。

有人，列出了“全加器的逻辑表达式”，明显是冒充内行。

---

新晃侗族自治县13167029268： 什么是一位全加器,怎么设计逻辑电路图 - ？
盍晨乳块： 全加器英语名称为full-adder,是用门电路实现两个二进制数相加并求出和的组合线路,称为一位全加器. 一位全加器可以处理低位进位,并输出本位加法进位.多个一位全加器进行级联可以得到多位全加器.常用二进制四位全加器74LS283. ...

新晃侗族自治县13167029268： 什么是一位全加器 - ？
盍晨乳块： 半加器:HA 有两个代表数字(A0,B0)有两个输出端,用于输出和S0及进位C1(只考虑两个1位二进制数A和B相加,不考虑低进位来的进位数相加称为半加.) 全加器:FA,有三个输入端,以输入Ai,Bi,Ci,有两个输出端Si,Ci+1(除了两个1位二进制数,还与低位向本位的进数相加称为全加器)

新晃侗族自治县13167029268： 什么是全加器啊?麻烦帮忙设计一个1位全加器 - ？
盍晨乳块： 全加器:FA,有三个输入端,以输入Ai,Bi,Ci,有两个输出端Si,Ci+1(除了两个1位二进制数,还与低位向本位的进数相加称为全加器) 下面是混合设计方式的1位全加器实例. module FourBitFA (FA, FB, FCin, FSum, FCout ); parameter SIZE ...

新晃侗族自治县13167029268： 怎么样用一块74LS153及门电路实现一位全加器输入用A B CI 输出用两个指示灯代表CO、S1 写出设计过程 画出逻辑图 - ？
盍晨乳块：[答案] 根据全加器真值表,可写出和S,高位进位CO的逻辑函数. A1A0作为两个输入变量,即加数和被加数A、B,D0~D3为第三个输入变量,即低位进位CI,1Y为全加器的和S,2Y全加器的高位进位CO,则可令数据选择器的输入为:A1=A,A0=B,1DO=1D3=...

新晃侗族自治县13167029268： 123. 什么是全加器?设计一个1位全加器. - ？
盍晨乳块： 你是指cpu内部的全加器吗,就是一种电子设备,他有一种作用就是能够 高脉冲+高脉冲产生高脉冲;低+低=低;低+高=高;高+低=高(低为0,高为1) ;即 0+0=0 1+1=1 0+1=1 1+0=1;计算机的ALU就是通过多个全加器级联组成的,因此能进行多位的2进制数加法运算;至于全加器的设计,对机电没有什么研究,估计得用到二极管 电容 晶体管 电阻等元件,应该不难.

新晃侗族自治县13167029268： 设计一个一位全加器.要求能对两个一位二进制数进行相加,同时考虑低位来的进位. - ？
盍晨乳块：[答案] 列真值表,x0和x1是两个加数,y是和输出,c是进位输出,则 x0 x1 y c 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 得 y=x1异或x2 c=x1与x2, 按照这俩式子画逻辑电路吧!不要说不会画!

新晃侗族自治县13167029268： 数电组合逻辑实验怎么做?有实物图最好 - ？
盍晨乳块：[答案] 设备:数字电子技术试验箱 器件:74LS00,74LS20,74LS86,74LS138,74LS151 三、 实验内容 1.实现一位全加器 (1) 按照组合逻辑电路的一般设计步骤,用基本门电路(74LS00,74LS86)实现一位全加器; (2) 用1片74LS138和1...

新晃侗族自治县13167029268： 用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图, - ？
盍晨乳块：[答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据输入端当...

新晃侗族自治县13167029268： 一位全加器设计用与非门74HC00,或非门74HC86.或门74HC32 - ？
盍晨乳块： 一位全加器设计,用与非门74HC00,74HC86是异或门,用与非门,就不用或门了.全加器逻辑函数为 逻辑图如下,图中的74HC00就是与非门,74HC86就是异或门.

新晃侗族自治县13167029268： 怎么设计一位全加器 - ？
盍晨乳块： 一位全加器源代码如下:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity bit1adder is port( a,b,ci:in std_logic; s,co:out std_logic );end bit1adder;architecture func of bit1adder is ...