怎么设计一位全加器

怎样用与或非门设计一位全加器~

无法用与或非门设计一位全加器，因为一位全加器是用门电路实现两个二进制数相加并求出和的组合线路。它只能利用门电路实现，而无法用与或非门实现。

扩展资料：
一位全加器的作用特点：
一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。
门电路的特点：
从逻辑关系看，门电路的输入端或输出端只有两种状态，无信号以“0”表示，有信号以“1”表示。也可以这样规定：低电平为“0”，高电平为“1”，称为正逻辑。
反之，如果规定高电平为“0”，低电平为“1”称为负逻辑，然而，高与低是相对的，所以在实际电路中要先说明采用什么逻辑，才有实际意义。
门电路可以有一个或多个输入端，但只有一个输出端。门电路的各输入端所加的脉冲信号只有满足一定的条件时，“门”才打开，即才有脉冲信号输出。
从逻辑学上讲，输入端满足一定的条件是“原因”，有信号输出是“结果”，门电路的作用是实现某种因果关系──逻辑关系。
门电路可用分立元件组成，也可做成集成电路，但目前实际应用的都是集成电路。
参考资料来源：百度百科-全加器

一位全加器源代码如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity bit1adder is port( a,b,ci:in std_logic; s,co:out std_logic );end bit1adder;architecture func of bit1adder is signal:x,y:std_logic;begin x<=a xor b; y<=x and ci; s<=x xor ci; co<=y or (a and b);end func;

用 74LS153 设计一个一位全加器。

－－－－－－－－－－－－－－－－－－

1. 根据全加器的功能要求，写出真值表。

　全加器功能： C_S = X + Y + Z。

　真值表，放在插图中了。

　（用数据选择器设计时，卡诺图、化简、逻辑表达式，都是不需要的。）

2. 选定输入输出接口端。

　A、B，连接两个输入变量 Y、Z；

　D0～D3，用于连接输入变量 X；

　1Y，作为和的输出端 S；

　2Y，作为进位的输出 C。

3. 分析真值表，确定各数据端的输入。

　S：

　　YZ=00 时，S 等于 X，所以，应把 X 接到 1X0；

　　YZ=01 时，S 等于 /X，所以，应把 /X 接到 1X1；

　　YZ=10 时，S 等于 /X，所以，应把 /X 接到 1X2；

　　YZ=11 时，S 等于 X，所以，应把 X 接到 1X3。

　C：

　　YZ=00 时，C 等于 0；

　　YZ=01 时，C 等于 X；

　　YZ=10 时，C 等于 X；

　　YZ=11 时，C 等于 1。

4. 画出逻辑图。

　根据前面的分析，除了 74LS153，还需要一个非门。

用 153 设计电路，在分析各个输入端是什么信号时，只需使用真值表。

由于不是用逻辑门设计电路，卡诺图、逻辑表达式，就都是不需要的。

有人，列出了“全加器的逻辑表达式”，明显是误入歧途。

一位全加器源代码如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity bit1adder is port( a,b,ci:in std_logic; s,co:out std_logic );end bit1adder;architecture func of bit1adder is signal:x,y:std_logic;begin x<=a xor b; y<=x and ci; s<=x xor ci; co<=y or (a and b);end func;

麻烦采纳，谢谢!

---

皮山县13910157919： 怎么设计一位全加器 - ？
步磊贝感： 一位全加器源代码如下:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity bit1adder is port( a,b,ci:in std_logic; s,co:out std_logic );end bit1adder;architecture func of bit1adder is ...

皮山县13910157919： 设计一个一位全加器.要求能对两个一位二进制数进行相加,同时考虑低位来的进位. - ？
步磊贝感：[答案] 列真值表,x0和x1是两个加数,y是和输出,c是进位输出,则 x0 x1 y c 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 得 y=x1异或x2 c=x1与x2, 按照这俩式子画逻辑电路吧!不要说不会画!

皮山县13910157919： 什么是一位全加器,怎么设计逻辑电路图 - ？
步磊贝感： 全加器英语名称为full-adder,是用门电路实现两个二进制数相加并求出和的组合线路,称为一位全加器. 一位全加器可以处理低位进位,并输出本位加法进位.多个一位全加器进行级联可以得到多位全加器.常用二进制四位全加器74LS283. ...

皮山县13910157919： 什么是全加器啊?麻烦帮忙设计一个1位全加器 - ？
步磊贝感： 全加器:FA,有三个输入端,以输入Ai,Bi,Ci,有两个输出端Si,Ci+1(除了两个1位二进制数,还与低位向本位的进数相加称为全加器) 下面是混合设计方式的1位全加器实例. module FourBitFA (FA, FB, FCin, FSum, FCout ); parameter SIZE ...

皮山县13910157919： 怎么样用一块74LS153及门电路实现一位全加器输入用A B CI 输出用两个指示灯代表CO、S1 写出设计过程 画出逻辑图 - ？
步磊贝感：[答案] 根据全加器真值表,可写出和S,高位进位CO的逻辑函数. A1A0作为两个输入变量,即加数和被加数A、B,D0~D3为第三个输入变量,即低位进位CI,1Y为全加器的和S,2Y全加器的高位进位CO,则可令数据选择器的输入为:A1=A,A0=B,1DO=1D3=...

皮山县13910157919： 用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图, - ？
步磊贝感：[答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据输入端当...

皮山县13910157919： 设计一个一位全加减器,采用异或门和与非门来实现该电路.(提示:设一控制变量M,当M=0时该电路为全加器, - ？
步磊贝感：[答案] 一位全加减器如图

皮山县13910157919： 用74ls138设计一个全加器 - ？
步磊贝感：[答案] 设A为加数B为被加数 低位进位为Ci-1 和为S 进位为Ci A B Ci-1 S Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 ___________ — — — — S=Y1.Y2.Y4.Y7 ___________ — — — — Ci=Y3.Y5.Y6.Y7 接线图我就不帮你画了

皮山县13910157919： 用74LS42设计一个1位全加器怎么设计啊? - ？
步磊贝感： 根据全加器真值表,可写出和S,高位进位CO的逻辑函数.A1A0作为两个输入变量,即加数和被加数A、B,D0~D3为第三个输入变量,即低位进位CI,1Y为全加器的和S,2Y全加器的高位进位CO,则可令数据选择器的输入为:A1=A,A0=B,1DO=1D3=CI,1D1=1D2=CI反,2D0=0,2D3=1,2D1=2D2=CI,1Q=S1,2Q=CO;可以根据管脚所对应的连接电路

皮山县13910157919： 设计一个全加器,选择哪个方案可以实现 - ？
步磊贝感： 首先设计1个一位全加器作为元件,然后用元件例化语句例化17个一位全加器就行了,只要注意各个全加器之间正确连接即可.