verilog的区别
作者&投稿：并胥 （若有异议请与网页底部的电邮联系）
FTisland虚爱的歌词(中文和罗马音)
ni sa lang eri mi dao nen dai 一切都是谎言 maodu da kao ji ma li ya 都是谎言 ta kao ji ma li ya 你的爱情是谎言 nao ai sa lang en ta kao ji ma li ya 这样疼痛 yi to log a pu gai hai sao 让我悲伤 让我流泪 失去的爱情 nari siri pu gai hai sao wurili gu kan sa lang...
莱城区败酱回答： 一般认为verilog更灵活效率高(以较少的代码实现相同功能)拥有一些vhdl没有的系统函数比如$time、$random等vhdl语法严格某些错误在语法分析阶段就可以被发现抽象层次较verilog略高具有一些verilog没有的功能比如可以定义模块端口为多维数组类型、可以不指定状态机的具体编码方式两者不存在“优劣”之分和系统规模也没有关系我喜欢用vhdl但是现在用verilog的建议用后者可能几年后systemverilog会在设计、验证两方面取代它们
盖科13939881558问： 关于VHDL和Verilog的区别 - ？
莱城区败酱回答： VHDL 源于军方的ADA编程,而verilog则源于我们熟悉的C语言.所以,学verilog入门较快,快的话几天就可以掌握全部语法.当然只是理解和懂得,灵活的运用还要依靠大量的实践.而相对来说VHDL入门则比较难.关于两者的好坏,谁也所不清.有人说用VHDL才是技术所在,因为其具有ada编程模式,而ada又广泛应用在军方,科研场合,所以其优点和价值是巨大的.但verilog用的人则比较多,有较为丰富的资源和积累,而且其系统级描述能力也在不断增强发展,以后也很难说在大型设计方面会逊色于vhdl
盖科13939881558问： vhdl和verilog的区别 - ？
莱城区败酱回答： 这两种语言都是用于数字电子系统设计的硬件描述语言,而且都已经是 IEEE 的标准. VHDL 1987 年成为标准,而 Verilog 是 1995 年才成为标准的.这个是因为 VHDL 是美国军方组织开发的,而 Verilog 是一个公司的私有财产转化而来的.
盖科13939881558问： 什么是verilog语言? - ？
莱城区败酱回答： Verilog HDL是目前应用最为广泛的硬件描述语言.Verilog HDL可以用来进行各种层次的逻辑设计,也可以进行数字系统的逻辑综合,仿真验证和时序分析等. Verilog HDL适合算法级,寄存器级,逻辑级,门级和版图级等各个层次的设计和描述...
盖科13939881558问： verilog和vhdl的区别是什么 - ？
莱城区败酱回答： Verilog HDL更适合于底层(物理层)描述,VHDL则较适合于系统描述,比Verilog HDL更抽象一些.
盖科13939881558问： verilog的行为级描述和RTL级描述有什么区别 - ？
莱城区败酱回答： 你要搞清楚以下几点: 1、verilog建模方式分为:行为级和结构级 2、行为级建模包括系统级、算法级和RTL级 3、结构级也称为“门级和开关级”,包含模块实例和基本元件实例其中,verilog的行为描述以过程块为基本组成单位,一个模块的行为描述由一个或多个并行运行的过程块组成.
盖科13939881558问： SystemC与Verilog的比较 - ？
莱城区败酱回答： System C是一种软/硬件协同设计语言,一种新的系统级建模语言.研究表明,具有较高的抽象能力,同时能体现出硬件设计中的信号同步、时间延迟、状态转换等物理信息的语言,才能给工程师提供一个系统级设计的公共基础平台.在我们常...
盖科13939881558问： Verilog - 1995和verilog - 2001的区别和改进 - ？
莱城区败酱回答： 1、模块声明的扩展 (1) Verilog‐2001允许将端口声明和数据类型声明放在同一条语句中,例子如下:向左转|向右转 (2)Verilog‐2001中增加了ANSIC风格的输入输出端口声明,可以用于module,task和function.例子如下:向左转|向右转 ...
盖科13939881558问： Verilog HDL 和HDL有什么区别? - ？
莱城区败酱回答： 包含和被包含的关系.HDL是硬件描述语言的总称,其中包括多种语言,主要的有verilog HDL和VHDL.
盖科13939881558问： verilog开发,功能级仿真,综合后仿真,时序仿真有什么区别? - ？
莱城区败酱回答： ╮(╯▽╰)╭为什么总是纠结在这些上面呢.1.所谓功能仿真,就是你的code写完之后,你要实现的功能是否能work,比如你写一个计数器,让他计数到10,翻转,同时清零,重新计数,这就会是一个分频电路.那么功能仿真就是要验证你这...
