fpga数字钟校时原理
作者&投稿：程奖 （若有异议请与网页底部的电邮联系）
塞珍15792318153问： fpga时钟设计的代码 - ？
屏边苗族自治县石斛回答： 首先PLL应用就不用说明了,这个直接调用内部软核来实现,没有涉及到代码.就分频代码我简单写个8分频的代码,其他的大同小异.module div_8(clk_100M,rst,clk_125M); input clk_100M,rst; output reg clk_125M;//8分频输出12.5M reg[3:0] ...
塞珍15792318153问： 请问下谁用FPGA做过irig - b对时啊,或者谁知道irig - b对时的原理啊,急求!!!! - ？
屏边苗族自治县石斛回答： IRIG-b时间码相对于FPGA来说就是一串行bit数据输入,从IRIG-B的原理(网上可以搜索到)可知:IRIG-B码把1秒时间平均分成100段,每段持续时间为10ms(10毫秒),表示一个位元(即一个BIT). 其定义如下: '0': 先高电平持续2ms,后低电平...
塞珍15792318153问： 数字钟怎样实现校时电路? - ？
屏边苗族自治县石斛回答： 菜鸟的问题.数字钟是不需要专门的校时电路的,任何数字钟开始工作时都会有一个初始时间(包括日期),这是由软件决定的,在设计软件时就预定好了.当然,如果硬件支持,也可以在每次断电时,...
塞珍15792318153问： 电子钟的工作原理 - ？
屏边苗族自治县石斛回答： 电子钟是一个将“ 时”,“分”,“秒”显示于人的视觉器官的计时装置.它的计时周期为24小时,显示满刻度为23时59分59秒,具有校时功能和报时功能.因此,一个基本的数字钟电路主要由译码显示器、“时”,“分”,“秒”计数器、校时电...
塞珍15792318153问： 基于FPGA技术的数字时钟万年历设计 - ？
屏边苗族自治县石斛回答： 【实验目的】: 设计一个24小时制数字钟,要求能显示时,分,秒,并且可以手动调整时和分 【试验中所用器材】: 开发环境MAX—PLUSII,ZY11EDA13BE 试验系统, VHDL 语言. 【设计原理】 数字钟的主体是计数器,它记录并显示接收到...
塞珍15792318153问： 到底什么是FPGA的“全局时钟”? - ？
屏边苗族自治县石斛回答： 理论上FPGA的任意一个管脚都可以作为时钟输入端口.但是FPGA专门设计了全局时钟,全局时钟总线是一条专用总线,到达片内各部分触发器的时间最短,所以用全局时钟芯片工作最可靠,但是如果你设计的时候时钟太多,FPGA上的全局时钟管脚用完了就出现不够用的情况.道听途说,具体你上网查查吧.
塞珍15792318153问： 用单片机做数字钟和用FPGA做数字钟的方案比较 - ？
屏边苗族自治县石斛回答： 一般来讲,同样的逻辑,基于fpga要比基于单片机要快很多,因为它们工作的原理是完全不同的.单片机是基于指令工作的,同样的激励到达单片机后,单片机首先要判断,然后读取相应的指令,最后作出相应,这每一步都是需要在单片机的时钟驱动下一步步的进行.而基于fpga则是把相应的逻辑“暂时”固化为硬件电路了,它对激励作出的响应速度就是电信号从fpga的一个管脚传播另一个管脚的传播速度,当然这指的是异步逻辑,同时电信号也要在芯片内进行一些栅电容的充放电动作,但这些动作都是非常非常快的.因此,总的来说,基于fpga要比基于单片机要快很多
塞珍15792318153问： 基于FPGA的可编程定时器/计数器8253的设计与实现 - ？
屏边苗族自治县石斛回答： 基于FPGA的可编程定时器/计数器8253的设计与实现 摘??? 要:本文介绍了可编程定时器/计数器8253的基本功能,以及一种用VHDL语言设计可编程定时器/计数器8253的方法,详述了其原理和设计思想,并利用Altera公司的FPGA器件...
塞珍15792318153问： 时钟信号进入fpga后为什么要经过bufio - ？
屏边苗族自治县石斛回答： FPGA不像单片机,可以有多个时钟. 比如 编程中 always@(posedge clk1) ... always@(posedge ck2) ... 等等,实现不同部分不同频率处理.所以他没有所谓的默认时钟,每一个模块 每一个同步处理代码都是需要你自己制定用哪个时钟的.
