74ls138逻辑图及真值表
译码器的工作原理
这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。图2时检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。图3表明如何将两片...
数字逻辑,设计一个裁判电路,当M=0时,实现一票否决然后少数服从多数...
设计裁判电路，用74LS138加74LS20设计比较容易简单，而多数裁判电路，至少要有3个裁判员，分别为ABC，即为3个输入变量，一个裁判长为M。逻辑图如下，输出端Y=1，为裁判有效，Y=0，为裁判无效。
用3线-8线译码器74HC138和门电路产生如下多输出逻辑函数,画出逻辑电路...
如图所示：逻辑电路图处理大量的约束项，值为1或0的项却是有限的，提出组合逻辑电路设计的一种新方法。与逻辑表示只有在决定事物结果的全部条件具备时。结果才发生的因果关系。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现，因而可以表示输出变量为1...
数电中输入是A'。在他的逻辑电路前还有个小圈圈,那么输出是A还是A'_百...
这个应该是74LS138的内部电路图 这个圈圈仅表示输入信号是低电平有效，同时对输入信号取反；这里Y信号还要取非，仅是表示输出信号Y是低电平有效；这些记住就是了；
设计这个逻辑电路,要求用74LS138实现
设计这个逻辑电路,要求用74LS138实现一把密码锁有三个按键,分别为A.B.C,当三个按键都不按下时,锁不打开也不报警,当只有一个按键按下时,锁不打开,但是报警,当有两个按键同时按下时,锁打开不报警,当三个按键同时按下时,锁被打开,也要报警。设计此逻辑电路,要求使用74LS138 展开 ...
使用74ls138和必要的逻辑门(74LS20与非门)设计三变量表决器电路,要求写 ...
3输入变量A,B,C，0=反对，1=赞成，小数服从多数，一个输出F，F=0不通过，F=1通过，对应74ls138真值表(输出有效低电平)，F=Y3+Y5+Y6+Y7=(Y3'Y5'Y6'Y7')'，74ls138的4个输出Y3,Y5,Y6,Y7接到4输入与非门，与非门输出就是表决结果F。
试用3–8线译码器74LS138实现逻辑函数F=A非B+B非C
还有一个提问是用4选1的数据选择器，也是要实现这个逻辑函数，那也是你的提问吧。用74LS138译码器实现这个逻辑函数要比用数据选择器简单容易些。但还需要一个与非门才行。采纳后给逻辑图。
用74ls138 和门电路实现逻辑函数f=abc (非a)bc a(非b)c 刚学,希望尽量...
F = ABCA'BCAB'C = 0 中间应该是或逻辑吧？F = ABC + A'BC + AB'C = 111 + 110 + 101 = Y7 + Y6 + Y5 按照74LS138的规则，A 是低位（LSB），D 是高位（MSB）。74ls138 译码输出是低电平有效，用 74LS10 与非门，实际逻辑是输入低电平有效的或门。
使用3线-8线译码器74LS138和门电路设计一个组合逻辑电路,其输出逻辑函 ...
把每个式子表示成最小项相加，输入端就是这些最小项，输出端就是将这些最小项进行与非运算。用74LS138和74LS20按图13-3接线，74LS20芯片14脚接 +5v，7脚接地。利用开关改变输入Ai、Bi、Ci-1的状态，借助指示灯或万用表观测输出Si、Ci的状态，记入表13-3中，写出输出端的逻辑表达式。译码...
怎样用74LS138实现三输入组合逻辑电路的设计
参考答案：设计电路第一步：将三输入变量的逻辑函数写入最小项的形式（通常按A，B，C的顺序排列）设计电路第二步：将三个变量连接到138的输入A2A1A0（对应于ABC）并选择超出其输出的最小期限，在其输出端挑出与最小项相同的那些项（138低电平有效，实际是函数中最小项的非）设计电路第二步：接入与...
镇沅彝族哈尼族拉祜族自治县肉蔻回答：[答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8... 现在写出全加器和3-8译码器的综合真值表: (A/a,B/b,C/ci为全加器和译码器的输入,OUT为译码器的输出(0-7),s为加法器...
父哄18490757911问： 芯片74LS138有什么用? - ？
镇沅彝族哈尼族拉祜族自治县肉蔻回答： 原发布者:28366915374ls138译码器74ls138译码器内部电路逻辑图功能表简单应用74HC138:74LS138为3线-8线译码器,共有54/74S138和54/74LS138两种线路结构型式,其74LS138工作原理如下:当一个选通端(G1)为高电平,另两个选...
父哄18490757911问： 74138的译码器 - ？
镇沅彝族哈尼族拉祜族自治县肉蔻回答： 74138,是一个3到8的译码器,分为74HC138(cmos)和74LS138(TTL)两种,下图是其逻辑符号及管脚排布,下表中列出了该器件的逻辑功能,从表中可以看出其输出为低电平有效,使能端G1为高电平有效,G'2、G'3为低电平有效,当其中一个...
父哄18490757911问： 一个由3线 - 8线译码器和与非门组成的电路如所示,试写出Y1和Y2的逻辑表达式 - ？
镇沅彝族哈尼族拉祜族自治县肉蔻回答： 令74LS138的三个选通输入依次是ABC Y1=AC的话 列出真值表,当ABC=101或者111的时候 Y1=1. 当ABC=101时,译码器选择Y5(即此时Y5输出0,其余输出1) 将Y5和Y7接到门电路的与非门即可. Y2 Y3的实现同理 Y2好像可以化简 A先跟BC取异或再跟BC取与 .
父哄18490757911问： 用三片3线 - 8线74ls138组成5线 - 24线译码器 - ？
镇沅彝族哈尼族拉祜族自治县肉蔻回答： 用三片3线-8线74ls138组成5线-24线译码器,74LS138有三条选择输入线既 A,B,C.片脚为脚1,脚2,脚3.把三片74LS138的A,B,C,分别并联在一起,既每条线上连有3个A,3个B,3个C.这样,占去了5条线的3条.还剩两条线,用于控制三片74LS...
父哄18490757911问： 用3线 - 8线译码器74HC138和门电路产生如下多输出逻辑函数,画出逻辑电路图 - ？
镇沅彝族哈尼族拉祜族自治县肉蔻回答： 如图所示: 逻辑电路图处理大量的约束项,值为1或0的项却是有限的,提出组合逻辑电路设计的一种新方法.与逻辑表示只有在决定事物结果的全部条件具备时. 结果才发生的因果关系.输出变量为1的某个组合的所有因子的与表示输出变量为...
父哄18490757911问： 自反逻辑电路设计 - ？
镇沅彝族哈尼族拉祜族自治县肉蔻回答： 首先,通过555定时器产生频率为1Hz的脉冲信号,该脉冲信号用于提供给D触发器和刹车时的输入信号.3个D触发器用于产生三端输出的001、010、100的循环信号,此信号提供左转、右转的原始信号.左转、右转的原始信号通过6个与门以及...
父哄18490757911问： 7人表决器(少数服从多数)电路的最简与或表达式有 (请填数字)个与项...？
镇沅彝族哈尼族拉祜族自治县肉蔻回答： F(A,B,C)=∑m(1,3,5),如下图:
父哄18490757911问： 用74LS138器件设计逻辑函数Y=(非)CA(非)B+(非)A(非)C+BC ,求具体电路图啊谢谢,给分 - ？
镇沅彝族哈尼族拉祜族自治县肉蔻回答： Y=AB'C'+A'C'(B+B')+(A+A')BC=AB'C'+A'BC'+A'B'C'+ABC+A'BC=Y4+Y2+Y0+Y7+Y3 将138的输出0 2 3 4 7脚接一个与非门即可提问者评价 请问是将138器件的0 2 3 4 7脚全部接在一个与非门上还是分别接一个与非门呢啊? 74LS11是三个3输入与门 Y0Y2Y3接一个与门 它的输出与Y4Y7再接一个与门 这时候的输出接74LS04非门 得到最终的Y 真值表只能自己列写了 只能帮你到这一步 上次你是评价不是追问 所以没法继续回答
