38译码器设计三人表决器
用3线8线译码器74LS138和与非门设计三人表决器。
101 110 111四种情况表决通过。。A B C代表3个人，然后简化1表示赞成
用3—8线译码器和门电路实现一个三人表决器.(表决时少数服从多数)?_百...
0-反对，1-同意，3人表决（少数服从多数）共有8总情况：0（000）反对 1（001）反对 2（010）反对 3（011）同意 4（100）反对 5（101）同意 6（110）同意 7（111）同意 所以：输出结果为0,1,2,4时表示投票反对 输出结果为3,5,6,7时表示投票同意 具体的硬件做法按要求来。
如何使用集成译码器74LS138设计一个三人表决器???帮忙画出电路图...
对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。
设计一个三人表决电路,当多数人同意时,议案通过,否则不通过 要求分别用...
2）4LS138是一个3-8译码器，把对应于输入为011，101，110，111的输出端（4个）经门电路组合后即可。（电路图略）
用138和必要门电路设计一个三人表决电路
138是一个三线-8线译码器，输出的8个端与输入三个端的8种组合相对应，且是低电平有效，如 " Y3' "对应于“011”。实现三人表决电路只要再加一个四输入端与非门就可以了，该与非门的四个输入端要分别与138的 Y3'、Y5'、Y6'和Y7'四个相连。
设计一个三输入一输出的奇校验电路
F = (AB + AC + BC) * (ABC)'原图是三人表决器，F = AB + AC + BC ，但是题目又不允许3个输入全为 1 ，所以再加一个限制项 (ABC)'。
用74LS138译码器和与非门74LS20实现三人多路表决器
138译码器的ABC做为输入端，Y3,Y5,Y6,Y7连在一个与非门上，令其输出为Y，若Y为高电频，则表决通过，Y为低电频则表决不通过。
三人表决器逻辑电路图 有一个人有否决权
表决是2人及以上通过有效，但由于C有否决权，所以只有在C通过A或B的表决才有效。这个表决器的功能是当A、B、C三人表决某个提案时，两人或两人以上同意，提案通过，否则提案不通过。这个逻辑图涉及到数字电路的与非门。与门（英语：AND gate）又称“与电路”、逻辑“积”、逻辑“与”电路。是执行“...
用两种方法设计组合逻辑电路,实现3人表决的功能,要求分别用38译码器和4...
用74LS138译码器设计三人表决电路仿真图如下。用4选一数据选择器74LS153设计的三人表决电路仿真图如下。请及时采纳！
设计:用74138译码器与门电路实现3人表决电路。 谢谢
38译码器的输出0，1，2，4分别接非门，然后8个输出或门输出
太和区鼠李回答： http://baike.baidu.com/view/208558.html?wtp=tt
鄞才18644527736问： 用三八译码器74LS138和与非门设计举重裁判电路,跪 - ？
太和区鼠李回答： 1表示赞成..0表示否定.. 011 101 110 111四种情况表决通过.. A B C代表3个人,然后简化..有非门不好打出公式来,,思路就这样用三八译码器74LS138和与非门设计举重裁判电路,跪
鄞才18644527736问： 用Verilog语言设计一个3 - 8译码器~(要求分别用case语句和if - case语句各写一份~) - ？
太和区鼠李回答： module decoder38( input [2:0]code, output reg[7:0]result );always@(*) begin case(code) 3'b000: result = 8'h01; 3'b001: result = 8'h02; 3'b010: result = 8'h04; 3'b011: result = 8'h08; 3'b100: result = 8'h10; 3'b101: result = 8'h20; 3'b110: result = 8'h40; ...
鄞才18644527736问： 求数字电路的以下问题？
太和区鼠李回答： F(A,B,C)=∑m(0,2,3,7)=A'B'C'+A'BC'+A'BC+ABC=A'C'+BC 真值表 C B A D(输出) 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 D=m3+m5+m7=(m3'm5'm7')' 即Y3N、Y5N、Y7N的与非门
鄞才18644527736问： 用74138和7400各一片实现三人表决电路的逻辑表达式? - ？
太和区鼠李回答： 三个人 A,B,C 表达式=AB+BC+AC. 一片7400上面有4个与非门,因此将ABC两两组合,之后三个输出到 138上,代表了3个状态.
鄞才18644527736问： 设计一个三输入的多数表决电路,画出有2个或2个以上输入为1则输出为1的逻辑电路图 - ？
太和区鼠李回答： 见下图(A、B、C为输入变量,D为输出变量)——
鄞才18644527736问： 求vhdl写的38译码器代码. - ？
太和区鼠李回答： 给你译码部分的代码,其它的自己完成吧: case data_input(3 downto 0) is when ＂0000＂=> seg_data<=＂11000000＂; --0 when ＂0001＂=> seg_data<=＂01111001＂; --1 when ＂0010＂=> seg_data<=＂10100100＂; --2 when ＂0011＂=> ...
鄞才18644527736问： 数字电路三人表决器设计 - ？
太和区鼠李回答： “三人表决器”的逻辑功能是:表决结果与多数人意见相同. 设X0、X1、X2为三个人(输入逻辑变量),赞成为1,不赞成为0; Y0为表决结果(输出逻辑变量),多数赞成Y0为1,否则,Y0为0.其真值表如表1所示.表1 “三人表决器”真...
鄞才18644527736问： 组合逻辑电路设计一个三人表决器,当表决某一提案时,只要两个人以上 ？
太和区鼠李回答： 三人表决,两人以上同意则为通过,应该包含二人同意,否则就是只要有一人反对则不能通过;因为没有弃权选项,所以简单; 表决通过按钮按动时输出一个高电平,用三个两输入端与门,每个与门的两输入端均与其他两个与门的一个输入端并联,构成三个输入端,分别接通表决按钮,三个与门输出端连入一个三输入或门,或门输出端接通过显示; 当三个输入端任意两个或三个同时处于高电平时,总有一个或三个与门输出高电平,使得其后的或门输出高电平,驱动显示表决通过.
鄞才18644527736问： 仅用两输入与非门实现三人表决器 - ？
太和区鼠李回答： 首先逻辑函数变换公式,将三人表决器的逻辑表达式变换一下.具体过程如下:第一步:设(AB)'=F,(AC)'=G,(BC)'=H;Y=(FGH)' 第二步:利用反演定理进行函数变换 Y=(FGH)'=F'+G'+H'==(FG)'+H'=[(FG)'·H']' 第三步:根据逻辑表达式画出...
