用74283四位二进制全加器和7485四位比较器实现两个1位8421BCD十进制数的加法电路

~

A>B时，I(A>B)=1，加法器283的A数和B数分别是输入A的原码和B的反码，低位进位输入为1，故283的输出为A3A2A1A0+B3'B2'B1'B0'+1，其后两项是B的补码，即结果是S=A-B的补码运算。

芯片是数据选择器，G1 G0A的输入值选择D7-D0传输至Y 。

如：G1=G0=A=0 ，Y=D0=0 ，Y'=1 。

G1=G0=A=1 ，Y=D7=1 ，Y'=0 。

输出Z是时钟信号的4分频，但脉冲宽度是时钟信号的一个周zhi期，即时钟信号走4个周期，Z就只走一个周期，在这一个周期内有1/4时间是高电平，有3/4时间是低电平。状态转换过程是QoQ1/Z为：00/0,10/0,01/0,11/1，驱动方程Jo=Ko=1,J1=K1=Qo,代入特性方程得：Qo现态＝Qo', Q1现态=Qo异或Q1。

扩展资料：

加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。

要实现32位的二进制加法，一种自然的想法就是将1位的二进制加法重复32次（即逐位进位加法器）。这样做无疑是可行且易行的，但由于每一位的CIN都是由前一位的COUT提供的，所以第2位必须在第1位计算出结果后，才能开始计算；第3位必须在第2位计算出结果后，才能开始计算，等等。

而最后的第32位必须在前31位全部计算出结果后，才能开始计算。这样的方法，使得实现32位的二进制加法所需的时间是实现1位的二进制加法的时间的32倍。

参考资料来源：百度百科-加法器

---

裕华区13582666971： 求:用74283全加器设计实现两个四位二进制码的数值比较电路 - ？
乾龚固经： 设计思路如下: 将74283接成减法器,见下图.设两个四位二进制码分别为A和B,这里将A设成被减数,B设成减数,S为结果(差). 减法采用补码运算,即A减B等于A加B的补码.四位二进制数A直接接到74283的A1~A4输入端. 按照补码的运算规则,反码加一即为补码,所以四位二进制数B先通过四个反相器求反,然后接到74283的B1~B4输入端,同时74283的C0(进位输入端)接高电平,实现反码加一功能. 输出有两种,可以只用Co来指示A是大于等于B还是小于B,也可以如图中将S1~S4接到一个四输入或门产生A与B是否相等的指示信号,如果没这个要求,则四输入或门可以不用..

裕华区13582666971： 设A B为四位二进制数,试用一片四位二进制加法器74283实现函数Y=4A+B - ？
乾龚固经： 要求只用一片 283?那么,数字A,不能太大,高两位应该是零.否则将会溢出,结果必定不正确.数字A,左移两位(即乘4),送到 Ai;数字B,不用移位,直接送到 Bi,即可.

裕华区13582666971： 两个二进制数相乘用74283全加器怎么实现 - ？
乾龚固经： 鉴于没时间给你画图,教你一个最土的实现方法: 假设要实现A X B, 利用门电路搭一个2-4译码器,这个没问题吧? 2-4译码器的输入信号为A; 然后用2-4译码器的输出控制一个4路选择器,4路选择器的4个输入分别是0,B,B+B,B+B+B,这部分用二位全加器实现. 明白了? 原理简单吧!

裕华区13582666971： 如何将74283加法器转换成减法器 - ？
乾龚固经： 你直接加这个数的补码就可以实现减法运算了. 如:00000101-00000001=00000101+10000001=00000100+01111111=00000100 最高位是符号位0为正1为负,10000001的补码为01111111.

裕华区13582666971： 用74283四位二进制全加器设计一个2位二进制数(AB)的3倍乘法运算电路(大佬求解) - ？
乾龚固经： 用两片74283,先x+x,再2x+x.

裕华区13582666971： 图P3.17电路是由一片4位二进制超前进位全加器74283、比较器7485...？
乾龚固经： 1、Ci只是逻辑加法器 全加之后如果有溢出向高位的进位,有溢出则有进位.

裕华区13582666971： 用4位并行加法器74283和适当的门电路设计一个加/减运算电路.当控制信号M=1时,电路实现两输入信号相加,当控制信号M=0时,电路实现两输入信号相减. - ？
乾龚固经：[答案] 加的用and门,减的用or门就可以了

裕华区13582666971： 四位全加器74LS83完成四位二进制加法怎么做 - ？
乾龚固经： 具体接线方法如下:A3A2A1A0接4位加数 B3B2B1B0接4位被加数 S3S3S2S0接7段数码管显示和 C0接地