74ls138的使能端悬空不接,电路能正常工作吗

74LS138输入端管脚悬空原理~

74LS138是TTL集成电路，“管脚悬空相当于高电平”是由于TTL集成电路的内部结构决定的。TTL的输入端是发射极输入方式，就是说前级输入低电平，是给它提供一个电流流出的通路，相当于输入逻辑“0”；输入端开路时，没有“下拉”电流流出，是“非零”状态，所以等于高电平输入，是逻辑“1”。但是不建议这样用，抗干扰能力差。把不用的输入端通过1K电阻接正电源为好。
你再把TTL的输出结构（三极管互补输出）看看就明白了。
顺便提醒你：
学习集成电路的应用知识，不管是模拟的、数字的、计算机的集成电路，内部的原理、结构不重要，但是一定要记住输入、输出端的结构与特点，即集成块的“对外特性”要掌握。

　　74ls138功能介绍 请对照课本学习
　　74ls138引脚图
　　74HC138管脚图：74LS138 为3 线——8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其工作原理如下：
　　当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为
　　低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低
　　电平译出。
　　利用 G1、/（G2A）和/（G2B）可级联扩展成 24 线译码器；若外接一个反
　　相器还可级联扩展成 32 线译码器。
　　若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器
　　用与非门组成的3线-8线译码器74LS138
　　3线-8线译码器74LS138的功能表
　　无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个
　　输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
　　当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出
　　第2/5页
　　由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
　　71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.
　　5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
　　带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以
　　反码的形式从输出，而不会被送到其他任何一个输出端上。
　　【例3.3.2】 试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
　　解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。 取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的
　　和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为
　　图3.3.9 用两片74LS138接成的4线——16线译码器
　　第3/5页
　　式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁止，将的0000——0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将的1000——1111这8个代码译成8个低电平信号。这样就用两个3线——8线译码器扩展成一个4线——16线的译码器
　　了。
　　同理，也可一用两个带控制端的4线——16线译码器接成一个5线-32线译码器。
　　例2. 74LS138 3——8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。试画出八个输出引脚的波形。
　　解：由74LS138的功能表知，当（A为低电平段）译码器不工作，8个输出引脚全为高电平，当（A为高电平段）译码器处于工作状态。因所以其余7个引脚
　　输出全为高电平，因此可知，在输入信号A的作用下，8个输出引脚的波形如下：
　　即与A反相；
　　其余各引脚的输出恒等于1（高电平）与A的波形无关。
　　74LS138
　　第4/5页
　　引脚图
　　74LS138 为3 线——8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，
　　其工作原理如下：
　　当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为
　　低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低 电平译出。
　　利用 G1、/（G2A）和/（G2B）可级联扩展成 24 线译码器；若外接一个反
　　相器还可级联扩展成 32 线译码器。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。

74ls138的使能端悬空有3个，其中的第4，5脚为0有效，6脚为1有效。对于TTL电路，输入端悬空相当于加高电平，所以，第6脚悬空还可以工作。如下仿真图所示，译码输出端有输出信号。

但是，对于4，5脚，只要有一个悬空，就相当于加了高电平，使能无效，则就不能正常译码了，无译码信号输出，输出端全为1。如下仿真图所示。

如果是实验，输入端为1有效的引脚悬空还勉强可以工作，对于0有效的脚是不能悬空的，必须接地。如果是正式的产品或设置中的电路，集成电路的输入脚是不允许悬空的，即使能工作也不允许，因为悬空容易受到干扰及损坏芯片。

---

四会市15836422822： 74ls138的使能端悬空不接,电路能正常工作吗 - ？
源盼东药： 74ls138的使能端悬空有3个,其中的第4,5脚为0有效,6脚为1有效.对于TTL电路,输入端悬空相当于加高电平,所以,第6脚悬空还可以工作.如下仿真图所示,译码输出端有输出信号.但是,对于4,5脚,只要有一个悬空,就相当于加了高电平,使能无效,则就不能正常译码了,无译码信号输出,输出端全为1.如下仿真图所示.如果是实验,输入端为1有效的引脚悬空还勉强可以工作,对于0有效的脚是不能悬空的,必须接地.如果是正式的产品或设置中的电路,集成电路的输入脚是不允许悬空的,即使能工作也不允许,因为悬空容易受到干扰及损坏芯片.

四会市15836422822： 3线8线译码器74ls138接通电源后,无论地址输入端怎样变化,输出均被封锁在高电? - ？
源盼东药： 74ls138不只是地址输入端变化,还有3个使能控制端,如果不接就输出均被封锁在高电平.见下图,4脚,5脚必须接地,如果什么都不接,就是悬空,等于高电平,8个输出端就全为高电平.

四会市15836422822： 74138的译码器 - ？
源盼东药： 74138,是一个3到8的译码器,分为74HC138(cmos)和74LS138(TTL)两种,下图是其逻辑符号及管脚排布,下表中列出了该器件的逻辑功能,从表中可以看出其输出为低电平有效,使能端G1为高电平有效,G'2、G'3为低电平有效,当其中一个...

四会市15836422822： 要使74ls138正常进行译码工作,其使能端G2A非,G2B非和G1应分别接什么电平? - ？
源盼东药： 74ls138正常进行译码工作,使能端G1为高电平,G2=G2A+G2B=L,G2为低电平,也就是G2A和G2B同时为低电平.

四会市15836422822： 74ls153,74ls138的各控制端应如何连接才能保证芯片正常工作 - ？
源盼东药： 74ls138功能介绍 请对照课本学习 74ls138引脚图 74HC138管脚图:74LS138 为3 线——8 线译码器,共有 54/74S138和 54/74LS138 两种线路结构型式,其工作原理如下: 当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2...

四会市15836422822： 74LS138的三个使能端如何控制译码器的工作状态 - ？
源盼东药： 74ls138是3 - 8线译码器,扩展成24线,用三片74ls138,就能出24线,三片的选择端a连接在一起,b连接在一起,c连接在一起,用三i/o选择.使能端g1接高电平.使能端g2a,g2b(4脚,5脚)连接在一起,再用一片74ls138或74ls139译码器的输出端分别控制24线译码器的三个使能端g2a,g2b.再用2个i/o控制使能选择,即5个i/o就能出24线译码.

四会市15836422822： 为什么译码器的输出信号只有一个为高电平,其余的都是低的啊 - ？
源盼东药： 译码器主要用来选择,例如74LS138译码器,输入端3位输出端8位,即000~111共8个状态会通过74138解码,只产生一个有效信号.例如计算机存储容量扩展时,利用译码器每次只选择一个存储芯片.否则就会差生冲突.

四会市15836422822： 74LS38使能端关闭时,输出端输出的是高电平,还是低电平 - ？
源盼东药： 74LS38, 是(4组)每组二路输入一路输出“与非门”,共14个引脚.除了4x3=12个输入/输出引脚,仅剩的2个引脚是Vcc、GND, 无“使能”引脚.楼主此问题不成立.

四会市15836422822： 74ls00的两入端在电路中如何接 - ？
源盼东药： 74ls00是与非门电路.设输入端为A和B,输出为Q.原理是当A B都为1时,Q输出0,当A 或B有一个为0时,Q输出1.其中0代表低电平0V,1代表高电平5V(大于4.5V可以认为是搞电平).

四会市15836422822： 用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图, - ？
源盼东药：[答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据输入端当...