数字电路由真值表如何写逻辑表达式？

数电真值表写出逻辑表达式~

具体回答如图：

找出真值表中使逻辑函数Y=1的那些输人变量取值的组合。每组输人变量取值的组合对应一个乘积项，其中取值为1的写为原变量，取值为0的写为反变量。将这些乘积项相加，即得Y的逻辑函数式。
需将输人变量取值的所有组合状态逐一代人逻辑式求出函数值，列成表，即可得到真值表。
扩展资料：
通常以1表示真，0 表示假。命题公式的取值由组成命题公式的命题变元的取值和命题联结词决定，命题联结词的真值表给出了真假值的算法。
真值表是在逻辑中使用的一类数学表，用来确定一个表达式是否为真或有效。
真值表被用来计算真值泛函表达式的值(就是说是一个判定过程)。真值泛函表达式要么是原子(就是说是命题变量(或占位符)或命题函数 - 比如 Px)或建造自使用逻辑运算符(就是说 ∧ (AND)，∨ (OR)，¬ (NOT) - 例如 Fx & Gx)的原子公式。
参考资料来源：百度百科--真值表

这倒不难啊，看看几个书上的小例子吧，任何题都差不多。推荐看阎石的教材，上面说的很明白。其实重点倒在逻辑式的化简，比如如您所说的基本形式——用与非 或非与或非…… 以及各种RS触发器来表示并实现其功能的逻辑结构图

数字电路真值表写逻辑表达式只要遵循以下步骤即可：
1、从真值表中分别找出输出为“1”时输入状态的“与”组合，其实质就是对应输出为"1"的“最小项”。输出有几个“1”就有几项“最小项”
2、将以上输所有的“最小项”“相或”，组成标准的“最小项”“与或”表达式。
3、运用卡诺图（或公式）化简以上最小项与或表达式。

把真值表中输出等于 1 的表达式相加，再化简。
真值表：
A B Y
0 0 0
0 1 1
1 0 1
1 1 0

Y = A'B + AB'
= A⊕B ；异或门。
有时输出为 0 的表达式少，也可以用反函数表达，再求反，本题是一样多：
Y' = A'B' + AB
= A⊙B ；同或门，即异或非门。
Y = A⊕B

把输出变量所有是1的对应的输入变量相与再相加。（之后可以进行化简）
输入变量是1用原变量，如：A

__
输入变量是0用反变量，如：A

---

广陵区13558657886： 数字电路由真值表如何写逻辑表达式? - ？
和沾治带：[答案] 把真值表中输出等于 1 的表达式相加,再化简. 真值表: A B Y 0 0 0 0 1 1 1 0 1 1 1 0 Y = A'B + AB' = A♁B ;异或门. 有时输出为 0 的表达式少,也可以用反函数表达,再求反,本题是一样多: Y' = A'B' + AB = A⊙B ;同或门,即异或非门. Y = A♁B

广陵区13558657886： 如题,给出真值表,求电路的表达式是______?无具体表..有无规范化得步骤或者表达式? - ？
和沾治带：[答案] 有固定的步骤: (1)找出输出值为1的所有情况,在列表达式时,这些情况是“或”逻辑; (2)针对上面找到的每个所有1 的情况,输入值为1的项,则不作改变,输入值为0的项,则变为非本身.然后项与项之间是与逻辑; 例如:输入 A,B,C,D,Y; ...

广陵区13558657886： 根据真值表写出逻辑表达式 - ？
和沾治带：[答案] 将真值表中函数值等于1的变量组合选出来;对于每一个组合,凡取值为1的变量写成原变量,取值为0的变量写成反变量,各变量相乘后得到一个乘积项;最后,把各个组合对应的乘积项相加,就得到了相应的逻辑表达式.例1120 试根...

广陵区13558657886： 真值表与逻辑电路图的关系有了真值表之后,怎么写出逻辑电路图呢? - ？
和沾治带：[答案] 手工方法是:根据真值表的内容,对每个输出信号分别填进卡诺图进行化简,可得到最简单的乘积项之和形式的表达式,乘积即是与门,求和即是或门,这样用与或门就可以得到组合逻辑.这个可以找本数字电路教材来复习一下. 现在FPGA设计软件...

广陵区13558657886： 数字电路中,怎样通过增值表写出函数? ？
和沾治带： 应该是真值表写函数式; 分三步: 1、找出真值表中使 Y=1 的输入变量取值组合. 2、每组输入变量取值对应一个乘积项,其中取值为1的写原变量,取值为0的写反变量. 3、将这些变量相加即得 Y.

广陵区13558657886： 试用门电路设计一个三变量判奇电路,要求列出其真值表,写出逻辑表达式. - ？
和沾治带：[答案] 当输入的三个变量A、B、C中1的个数为奇数时,输出为1;否则为0. 1、真值表 2、逻辑表达式 F=A'B'C+A'BC'+AB'C'+ABC (A'表示A非)

广陵区13558657886： 数字电路里怎样从真值表中写出基本或钟控RS触发器的逻辑表达式? - ？
和沾治带： 画次态卡诺图 将真值表中的值带入RS的基本方程

广陵区13558657886： 组合逻辑电路的设计与测试中如何根据真值表写出逻辑表达式或画出卡诺图,最后又如何简化逻辑表达式 - ？
和沾治带： 真值表是输入、输出的全部组合,是最完备的逻辑数据,利用卡诺图的分析方法,可以方便地写出逻辑表达式,从而设计出逻辑电路.整个过程不是一两句话可以说清楚的,你只能认真看书学习,通过分析例题,多做练习,提高解决问题的能力,没有其他捷径可走.

广陵区13558657886： 怎样设计组合逻辑电路 - ？
和沾治带： 组合逻辑电路的设计与分析过程相反,其步骤大致如下:(1)根据对电路逻辑功能的要求,列出真值表;(2)由真值表写出逻辑表达式; (3)简化和变换逻辑表达式,从而画出逻辑图.组合逻辑电路的设计,通常以电路简单,所用器件最少为目标.在前面所介绍的用代数法和卡诺图法来化简逻辑函数,就是为了获得最简的形式,以便能用最少的门电路来组成逻辑电路.但是,由于在设计中普遍采用中、小规模集成电路(一片包括数个门至数十个门)产品,因此应根据具体情况,尽可能减少所用的器件数目和种类,这样可以使组装好的电路结构紧凑,达到工作可靠而且经济的目的.

广陵区13558657886： 如何用以下的真值表去设计逻辑电路图? - ？
和沾治带： 其逻辑表达式:Q = A2'*A1' + A2'*A1 + A2*A1' = A2' + A1' ; 或者为: Q = (A2*A1)' ; 从结果看,表达式的值就与变量A0无关,与你的想法不一样,说明你在逻辑设计上出了问题; 若你非要让表达式包含A0变量的话; 可以这样 Q = A2' + A1'*(A0+A0')=A2' + A1'*A0 + A1'*A0';