如何设计一个带数字电子钟的定时器控制逻辑电路

求数字逻辑电路课程设计大神帮忙做一个“带闹钟功能的二十四分钟计时器”，我要正确的电路图！~

给你参考与思路

module digitalclock(clk,clk_1k,mode,change,turn,alert,
hour,min,sec,LD_alert,LD_hour,LD_min);
input clk,clk_1k,mode,change,turn;
output alert,LD_alert,LD_hour,LD_min;
output[7:0] hour,min,sec;
reg[7:0] hour,min,sec,hour1,min1,sec1,ahour,amin;
reg[1:0] m,fm,num1,num2,num3,num4;
reg[1:0] loop1,loop2,loop3,loop4,sound;
reg LD_hour,LD_min;
reg clk_1Hz,clk_2Hz,minclk,hclk;
reg alert1,alert2,ear;
reg count1,count2,counta,countb;
wire ct1,ct2,cta,ctb,m_clk,h_clk;

always @(posedge clk)
begin
clk_2Hz<=~clk_2Hz;
if(sound==3) begin sound<=0;ear<=1;end
//ear信号用于产生或屏蔽声音
else begin sound<=sound+1;ear<=0;end
end

always @(posedge clk_2Hz)
clk_1Hz<=~clk_1Hz;
always @(posedge mode)
begin if(m==2) m<=0;
else m<=m+1;
end
always @(posedge turn)
fm<=~fm;

always
begin
case(m)
2:begin if(fm)
begin count1<=change;{LD_min,LD_hour}<=2;end
else
begin counta<=change;{LD_min,LD_hour}<=1;end
{count2,countb}<=0;
end
1:begin if(fm)
begin count2<=change;{LD_min,LD_hour}<=2;end
else
begin countb<=change;{LD_min,LD_hour}<=1;end
{count1,counta}<=2'b00;
end
default:{count1,count2,counta,countb,LD_min,LD_hour}<=0;
endcase
end
always @(negedge clk)
//如果长时间按下"change"键,则生成"num1"信号用于快速加1
if(count2) begin
if(loop1==3) num1<=1;
else
begin loop1<=loop1+1;num1<=0;end
end
else begin loop1<=0;num1<=0;end

always @(negedge clk) //产生num2信号
if(countb) begin
if(loop2==3) num2<=1;
else
begin loop2<=loop2+1;num2<=0;end
end
else begin loop2<=0;num2<=0;end
always @(negedge clk)
if(count1) begin
if(loop3==3) num3<=1;
else
begin loop3<=loop3+1;num3<=0;end
end
else begin loop3<=0;num3<=0;end
always @(negedge clk)
if(counta) begin
if(loop4==3) num4<=1;
else
begin loop4<=loop4+1;num4<=0;end
end
else begin loop4<=0;num4<=0;end

assign ct1=(num3&clk)|(!num3&m_clk); //ct1用于计时,校时中的分钟计数
assign ct2=(num1&clk)|(!num1&count2); //ct2用于定时状态下的调整分钟信号
assign cta=(num4&clk)|(!num4&h_clk); //cta用于计时,校时中的小时计数
assign ctb=(num2&clk)|(!num2&countb); //ctb用于定时状态下调整小时信号

always @(posedge clk_1Hz) //秒计时和秒调整
if(!(sec1^8'h59)|turn&(!m))
begin
sec1<=0;if(!(turn&(!m)))minclk<=1;
end
//按住"turn"按键一段时间,秒信号可清零,该功能用于手动精确调时
else begin
if(sec1[3:0]==4'b1001)
begin sec1[3:0]<=4'b0000;sec1[7:4]<=sec1[7:4]+1;end
else sec1[3:0]<=sec1[3:0]+1;minclk<=0;
end

assign m_clk=minclk||count1;

always @(posedge ct1) //分计时和分调整
begin
if(min1==8'h59) begin min1<=0;hclk<=1;end
else begin
if(min1[3:0]==9)
begin min1[3:0]<=0;min1[7:4]<=min1[7:4]+1;end
else min1[3:0]<=min1[3:0]+1;hclk<=0;
end
end

assign h_clk=hclk||counta;

always @(posedge cta) //小时计时和小时调整
if(hour1==8'h23) hour1<=0;
else if(hour1[3:0]==9)
begin hour1[7:4]<=hour1[7:4]+1;hour1[3:0]<=0;end
else hour1[3:0]<=hour1[3:0]+1;

always @(posedge ct2) //闹钟定时功能中的分钟调节
if(amin==8'h59) amin<=0;
else if(amin[3:0]==9)
begin amin[3:0]<=0;amin[7:4]<=amin[7:4]+1;end
else amin[3:0]<=amin[3:0]+1;

always @(posedge ctb) //闹钟定时功能中的小时调节
if(ahour==8'h23) ahour<=0;
else if(ahour[3:0]==9)
begin ahour[3:0]<=0;ahour[7:4]<=ahour[7:4]+1;end
else ahour[3:0]<=ahour[3:0]+1;

always //闹钟功能
if((min1==amin)&&(hour1==ahour)&&(amin|ahour)&&(!change))
//若按住"change"键不放,可屏蔽闹铃音
if(sec1<8'h20) alert1<=1; //控制闹钟的时间长短
else alert1<=0;
else alert1<=0;

always //时分秒的显示控制
case(m)
3'b00: begin hour<=hour1;min<=min1;sec<=sec1;end //计时状态
3'b01: begin hour<=ahour;min<=amin;sec<=8'hzz;end //定时状态
3'b10: begin hour<=hour1;min<=min1;sec<=8'hzz;end //校时状态
endcase

assign LD_alert=(ahour|amin)?1:0; //指示是否进行了闹铃定时
assign alert=((alert1)?clk_1k&clk:0)|alert2; //产生闹铃音或整点报时音

always //产生整点报时信号alert2
begin
if((min1==8'h59)&&(sec1>8'h54)||(!(min1|sec1)))
if(sec1>8'h54)alert2<=ear&clk_1k; //产生短音
else alert2<=!ear&clk_1k; //产生长音
else alert2<=0;
end
endmodule

一、设计目的
1. 熟悉集成电路的引脚安排。
2. 掌握各芯片的逻辑功能及使用方法。
3. 了解面包板结构及其接线方法。
4. 了解数字钟的组成及工作原理。
5. 熟悉数字钟的设计与制作。

二、设计要求
1．设计指标时间以24小时为一个周期；显示时、分、秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
2．设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试；PCB文件生成与打印输出。
3．制作要求 自行装配和调试，并能发现问题和解决问题。
4．编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、设计原理及其框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

图 3-1所示为数字钟的一般构成框图。

图3-1 数字钟的组成框图⑴晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
⑵分频器电路 分频器电路将32768Hz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。
⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。
⑷译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

⑸数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。

2．数字钟的工作原理1）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电 阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。非门电路可选74HC00。

图3-2 COMS晶体振荡器2）分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（215），即实现该分频功能的计数器相当于15极2进制计数器。常用的2进制计数器有74HC393等。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其内部框图如图3-3所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。图3-3 CD4046内部框图3）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。一般采用10进制计数器74HC390来实现时间计数单元的计数功能。为减少器件使用数量，可选74HC390，其内部逻辑框图如图 2.3所示。该器件为双2—5－10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。图3-4 74HC390(1/2)内部逻辑框图秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB（下降沿有效）相连即可。CPA（下降没效）与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。
图3-5 10进制——6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。利用1片74HC390实现12进制计数功能的电路如图3-6所示。另外，图3-6所示电路中，尚余－2进制计数单元，正好可作为分频器2HZ输出信号转化为1HZ信号之用。图3-6 12进制计数器电路4）译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路。5）校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图3-7所示即为带有基本RS触发器的校时电路，图3-7 带有消抖动电路的校正电路6）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。报时电路选74HC30，选蜂鸣器为电声器件。四、元器件1．实验中所需的器材5V电源。面包板1块。示波器。万用表。镊子1把。剪刀1把。网络线2米/人。共阴八段数码管6个。CD4511集成块6块。CD4060集成块1块。74HC390集成块3块。74HC51集成块1块。74HC00集成块5块。74HC30集成块1块。10MΩ电阻5个。500Ω电阻14个。30p电容2个。32.768k时钟晶体1个。蜂鸣器。2．芯片内部结构图及引脚图
图4-1 7400 四2输入与非门 图4-2 CD4511BCD七段译码/驱动器图4-3 CD4060BD 图4-4 74HC390D 图4-5 74HC51D 图4-6 74HC303．面包板内部结构图
面包板右边一列上五组竖的相通，下五组竖的相通，面包板的左边上下分四组，每组中X、Y列（0-15相通，16-40相通，41-55相通，ABCDE相通，FGHIJ相通，E和F之间不相通。
五、个功能块电路图1． 一个CD4511和一个LED数码管连接成一个CD4511驱动电路，数码管可从0---9显示，以次来检查数码管的好坏，见附图5-1。图5-1 4511驱动电路2． 利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00连接成一个十进制计数器，电路在晶振的作用下数码管从0—9显示，见附图5-2。图5-2 74390十进制计数器3． 利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00和一个晶振连接成一个六进制计数器，数码管从0—6显示，见附图5-3。图5-3 74390六进制计数器4． 用一个六进制电路和一个十进制连接成一个六十进制电路，电路可从0—59显示，见附图5-4图5-4 六十进制电路5． 利用两个六十进制的电路合成一个双六十进制电路，两个六十进制之间有进位，见附图5-5。

图5-5 双六十进制电路6． 利用CD4060、电阻及晶振连接成一个分频——晶振电路，见附图5-6。图5-6 分频—晶振电路7． 利用74HC51D和74HC00及电阻连接成一个校时电路，见附图5-7。图5-7 校时电路8． 利用74HC30和蜂鸣器连接成整点报时电路。见附图5-图5-8 整点报时电路9． 利用两个六十进制和一个十二进制连接成一个时、分、秒都会进位的电路总图，见附图5-9。

在那找的,给个地址,我们也要交

---

钦南区17846211978： 如何利用555定时器制作数字电子钟,要有电路图的 - ？
鄣购双氯： 先用555作成振荡器产生震荡频率,再用74LS90芯片组合成分频电路对震荡频率进行分频,然后用74LS92和74LS90分别作为时计数器和分、秒计数器,再加一个校时电路. 电路记得在中国电子DIY之家看到过,貌似还有制作实例的.

钦南区17846211978： 51单片机用数码管设计定时器和时钟的程序怎么写 - ？
鄣购双氯： 这个分两种: 一种是静态扫描,二是动态扫描.静态的太耗资源,一般很少用,除非资源足够用.多数都是用动态扫描的. 动态扫描的原理是:首先有八个数据线,分别连接到七段数码管的七个位,和小数点位.然后就是有一批使能信号线.假如你有八个数码管,那就需要八个使能信号线.同一个时刻,其实只有一个数码管在亮着的,只是扫描信号比较快,肉眼的感觉好像就是都亮着的.基本原理就是这样的

钦南区17846211978： 如何设计定时控制器逻辑电路 - ？
鄣购双氯： 这个貌似和我们昨天考试考的一样,只能给你点大致思路.第一先设计一个十二进制的计数器,和一个六十进制的计数器.然后QA QB QC QD通过电路(这个电路控制第一个LED的bc连接,根据卡诺图就可以用逻辑门电路实现)传出一个TEN,...

钦南区17846211978： 设计一个直接显示时,分,秒的数字电子钟.和设计校时,校分的控制电路 - ？
鄣购双氯：[答案] 1.画出数字电子钟的结构框图. 2.画出系统原理电路图. 3.用EWB进行仿真实验. 从你的电脑上把时钟小插件找出来就好了. 1.可以通过

钦南区17846211978： 用C语言编写AT89C51单片机程序,设计一个智能数字钟. - ？
鄣购双氯： 基本要求:1.C语言程序要求是模块化设计.2.该闹钟基于AT89C51单片机及相关外围电路进行设计.3.该闹钟有6个数码管(共阳极),可分别显示时间(时、分、秒)、及定时时间(分、秒).4.该闹钟有4个按钮,S1是切换显示按键,该键按下时可分别实现切换正常走时显示、设定走时显示、设置定时时间,启动定时,回到正常状态等功能.S2是设定键,即该键按下,将分别选中需要设定的选项.S3键是加键,即按下去表示相应选项加1.S4键是减键,即按下去表示相应的选项减1.5.该闹钟可以定时时间到,LED将发出提示闪光,且持续30s.发挥要求:1.定时时间可被打断,即打断后恢复时继续计时.2.设置闹钟报警功能;3.能切换显示年月日等信息.

钦南区17846211978： 电子定时器设计 - ？
鄣购双氯： 主要内容、可行性分析及技术解决方案 本毕业设计课题要求独立完成有关的原理图、PCB图的设计和软件设计工作,及有关的安装调试等工作.用单片机内部的定时/计数器来实现电子时钟的方法,本设计由单片机AT89S52芯片和LED数码管为...

钦南区17846211978： 数字电路数字钟设计 - ？
鄣购双氯： 根据设计任务和要求,对照数字电子钟的框图,可以分以下几部分进行模块化设计.1. 秒脉冲发生器脉冲发生器是数字钟的核心部分,它的精度和稳定度决定了数字钟的质量,通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲....

钦南区17846211978： 51单片机 可编程作息时间控制器设计 - ？
鄣购双氯： 本设计是可编程作息时间控制器设计,由单片机AT89C51芯片和LCD、LED显示器,辅以必要的电路,构成一个单片机四路可调闹钟.电子钟可采用数字电路实现,也可以采用单片机来完成.LCD显示“时”,“分”,LED亮灯来表示闹钟的到来...

钦南区17846211978： 数字电路 - --多位显示的数字钟设计 - ？
鄣购双氯： 一个6位数字显示计时钟电路,小时为24进

钦南区17846211978： 要设计一个方便预置的倒计时数显定时器,不知道怎么下手,望指点 - ？
鄣购双氯： 两片74LS192应该可以实现吧,用减法功能.开始键就用时钟秒脉冲的开关,当计时结束,输出全为0时,蜂鸣器报警;预置就用置数法;用8段管显示时间即可;