谁能给我个 异或门电路 的电路图?
作者&投稿：谏怕 （若有异议请与网页底部的电邮联系）
异或门是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多输入异或门可由2输入异或门构成。若两个输入的电平相异，则输出为高电平1；若两个输入的电平相同，则输出为低电平0。
异或门基本信息：
虽然异或不是开关代数的基本运算之一，但是在实际运用中相当普遍地使用分立的异或门。大多数开关技术不能直接实现异或功能，而是使用多个门设计。
逻辑表达式：
（⊕为“异或”运算符）
异或门 能实现模为2的加法，因此，异或门可以实现计算机中的二进制加法。半加器就是由异或门和与门组成的。
对异或门的任何2个信号（输入或输出）同时取反，而不改变结果的逻辑功能。在“圈到圈”的设计中，我们选用最能表达要实现的逻辑功能的符号。
一个输入端为1，就实现非逻辑了。
异或符号用"#"代替
1#1=0
1#0=1
这样就实现非逻辑了，如果有N个输入端，则N-1个输入端为1。
异或门电路图如图所示：
异或门 （英语：Exclusive-OR gate，简称XOR gate，又称EOR gate、ExOR gate）是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多输入异或门可由2输入异或门构成。若两个输入的电平相异，则输出为高电平1；若两个输入的电平相同，则输出为低电平0。亦即，如果两个输入不同，则异或门输出高电平。
异或门 能实现模为2的加法，因此，异或门可以实现计算机中的二进制加法。半加器就是由异或门和与门组成的。
不能发图片真郁闷.
百度上的你也看不懂,那我给你把逻辑表达式写出来也没用了.与门非门你会画吧?我能做的就是把异或的表达式给你,你看着表达式应该会画出来的.
F=A*/B+/A*B.反斜线表示非的意思，*表示与。非的优先级要高于与，简单说下第一项，B经过一个非门，然后和A经过与门，就是A*/B了，第二项，A经过非门，然后和B一同经过与门，就是/A*B项了。这两项的输出端做为或门的输入，在或门输出端就得到A异或B了，即F。
不知道这么说能不能明白。
大季先二叶： 例如,二输入或门,一端接输入信号,一端接控制信号,如果控制信号为1,则输入信号如何变化,输出信号都是1,这样就把输入信号屏蔽了;如果控制信号为0,则输入信号如何变化,输出信号都跟随变化,即此时没有对输入信号进行控制.自己多想想吧
科尔沁右翼前旗19616503616： 异或门的电路原理图是什么样的? ？
大季先二叶： 电路原理图就是用一些代表电器元器件的图形和符号按照实际电路用直线或曲线连接起来绘制的一种图.要正确识读,首先要熟记各种电器元器件的表示图形和各种电气符号,还要具备一定的电工知识和电子技术知识,由浅入深,从易到难,循序渐进,逐步学会识读.
科尔沁右翼前旗19616503616： 设计一2位二进制数相加的逻辑电路? - ？
大季先二叶：[答案] 1位二进制数相加的逻辑电路,其实就是一个异或门电路!2位二进制数相加的逻辑电路图如下:
科尔沁右翼前旗19616503616： 数字电路逻辑门 - ？
大季先二叶： 异或门的逻辑是相异为 1,输出加非门,就是异或非门,也叫同或门,即相同为 1,和异或门一样,同或门也是基本的逻辑单元.异或门:F = A ⊕ B = A'B + AB' 同或门:F = A ⊙ B = AB + A'B' 同或门的推导过程是用反演律公式 (A+B) ' = A' * B',(AB)' = A' + B' :F = (A'B + AB') ' = (A'B) ' * (AB') ' = (A+B') * (A'+B) = 0 + AB + A'B' + 0 = AB + A'B'
科尔沁右翼前旗19616503616： 异或门怎么的表达式是怎样的,电路形式呢,有没人指点一下 - ？
大季先二叶： 表达式为 A'B+AB' 有1为1,全0为0. 电路用两个与非门就可以了.
科尔沁右翼前旗19616503616： 怎么用多个或非门代替一个异或门 - ？
大季先二叶： 将[(A+B)'+(A'+B')']'化简后就是AB'+A'B,如图所示.你可以看一下数电书上的异或门内部电路图,它就是用上述逻辑式构成的,只是不用门电路,而是用三极管实现上述逻辑.希望这些能帮到你. 这就是由五个或非门组成的异或门,他完全可以用来代替一个异或门.
科尔沁右翼前旗19616503616： 已知逻辑电路及A,B,C的波形如图所示,试写出表达式并画出Y1,Y2的波形. - ？
大季先二叶： Y1为异或门电路,其功能为:同出1,异出0,波形图如下 Y2为与非门电路,其功能为:有0出1,全1出0,波形图如下:
科尔沁右翼前旗19616503616： 用异或门,与或非门和非门设计一全加速逻辑电路 - ？
大季先二叶： 一个输入端为1,就实现非逻辑了. 异或符号用＂#＂代替 1#1=0 1#0=1 这样就实现非逻辑了,如果有N个输入端,则N-1个输入端为1.
