基于锁相环的L波段频率源设计与实现*_L波段频率

~ 　　频率源为电子系统提供参考频率和时钟基准，是电子系统的心脏，它对整个系统的性能指标起决定性作用。微波频率源在通信，雷达，导航，测量等方面有极其重要的应用。其相位噪声和杂散抑制的性能直接影响整个系统的性能。因此，低相位噪声、高频谱纯度和高稳定度的频率源将是主要的发展趋势，采用锁相环实现的频率源就满足该要求。随着芯片集成度的提高，鉴频/鉴相器、电荷泵、分频器能够集成在一块芯片上，还有的甚至集成了压控振荡器，设计者只需设计环路滤波器就可以实现基于锁相环的频率源。这大大简化了设计过程和电路结构。
　　电荷泵锁相环基本原理
　　电荷泵锁相环(CPPLL)是由鉴频/鉴相器(PFD)、电荷泵(CP)、环路滤波器(LF)以及压控振荡器(VCO)等模块构成的[1～2]，其结构框图如图1所示。
　　锁相环是一个反馈系统，它通过鉴相器比较输入信号和反馈信号的相位差，得到一个与相位差大体成线性关系的误差电流。该误差电流经过环路滤波器的积分作用之后得到一个误差电压来控制压控振荡器输出所需的频率，从而使锁相环锁定。电荷泵是由驱动一个电容的两个开关电流源构成。电荷泵锁相环有两个突出的优点：(1)捕获范围仅仅由压控振荡器的输出频率决定；(2)如果忽略失配与偏差，静态相位误差为零。
　　锁相环主要技术指标
　　相位噪声
　　锁相环是处理相位信号的电路，所以很容易受到相位噪声(在时域，与之对应的是时钟抖动)的影响。相位噪声的主要来源有参考晶振、分频器、鉴频/鉴相器、压控振荡器[3]。带内的相位噪声主要由参考晶振、分频器、鉴频/鉴相器决定；带外的相位噪声主要由压控振荡器决定。即是说，锁相环对参考晶振、分频器、鉴频/鉴相器的噪声呈现低通特性；对压控振荡器的噪声呈现高通特性。可以通过增大鉴相频率、减小环路带宽等措施来减小相位噪声。相位噪声可以通过公式(1)来估算。
　　=++(1)
　　其中1HzPN为1Hz归一化噪声基底，PFDF为鉴相频率。
　　杂散
　　杂散是由器件的非线性以及微波的辐射等因素造成的。锁相环中最主要的杂散是参考杂散，它是由电荷泵的源电流与汇电流失配、电荷泵漏电以及电源退耦不够等因素造成的。当鉴相频率比较低时，电荷泵漏电引起的杂散占主导地位；当鉴相频率比较高时，电荷泵的源电流与汇电流失配引起的杂散占主导地位。一般的，鉴相频率高低的交界大约为100kHz～200kHz。可以采用下列措施来提高对杂散抑制：(1)尽量避免或少用混频器，(2)在混频器处加金属隔离，(3)良好的接地。
　　稳定性
　　当有外来干扰进入电路时，锁相环的相位误差就会偏离原来的平衡状态，当干扰消失后，若环路能够恢复到原来的平衡状态，则这样的锁相环是稳定的。工程中常用相位裕量来衡量环路的稳定性。相位裕量越大，环路越稳定，但是大的相位裕量会使系统响应的过渡过程变长。一般相位裕量设为45°到55°之间，环路带宽设为鉴相频率的1/10到1/20之间。这样，锁相环易于锁定，而且环路是稳定的。
　　电路实现
　　本文设计的1.42GHz点频源为某超外差接收机提供本振，其原理框图如图2所示[4～5]。
　　PCB板材选择的是ROGERS的RO4003C。该板材的介电常数为 3.38，损耗角正切为0.0027，厚度为0.508mm。该PCB板材较薄，可以减小电路尺寸。
　　2 0 M H z晶振采用的芯片是CFPT-9007，该晶振具有稳定度高、相位噪声低等特点。晶振的相位噪声为-135dBc/Hz@1kHz，它对系统相位噪声的贡献理论为：
　　鉴相芯片采用的是ADI公司的ADF4106芯片，该芯片内部集成了分频器、数字鉴频/鉴相器以及电荷泵等模块，具有很宽的工作带宽(0～6GHz)，低相位噪声，且工作温度范围较宽。ADF4106的归一化相位噪声基底约为-219dBc/Hz，由式(1)可以计算出鉴频/鉴相器对系统的相位噪声贡献为-109dBc/Hz。由此可知整个锁相环电路的相位噪声理论上接近-98dBc/Hz@1kHz。
　　压控振荡器采用的是Z-Communications公司的V585ME48-LF，该压控振荡器可输出的频率范围是950MHz～2050MHz，供电电压为10V，压控灵敏度为81MHz/V，相位噪声为-99dBc/Hz@10kHz，输出功率为2dBm，具有很好的杂散抑制度和谐波抑制度。当输出1.42GHz频率时，需要的调谐电压是+5V左右，所以给ADF4106的电荷泵供电电压为+5.5V。
　　环路滤波器是设计锁相环电路时设计者可以灵活设计的部分。环路滤波的作用是滤除误差电压中的高频成份和噪声，以保证环路所需要的性能，增加系统的稳定性。本设计采用的是三阶无源滤波，如图3所示。
　　环路滤波器中的电阻值和电容值可以手动计算。为了简化设计过程，采用AD公司的软件ADIsimPLL来计算。在软件界面中输入所需的参数，就会自动计算出元件值。经过适当调整环路带宽和相位裕量，锁相环电路就会锁定。
　　微控制单元(MCU)采用的是PIC16F648A单片机。工作电压为+5V，速度高达20MHz，有两个8位的端口。它与ADF4106相连，上电工作后向鉴相芯片发送数据，来控制鉴相芯片内部的R计数器、N计数器以及功能锁存器，使锁相环能够锁定。
　　压控振荡器输出的信号还要经过π型衰减器、放大器来调节输出的功率大小，以满足系统要求。最后经过滤波器，以抑制杂散，使频谱更纯。
　　电磁兼容的考虑
　　要使一个系统有良好的性能，对电磁兼容的考虑是很重要的。本设计从以下方面对电磁兼容进行了考虑。
　　为了匹配良好，画PCB版图时信号线的特性阻抗为50Ω，经过ADS计算，其宽度为1.05mm。信号线与芯片管脚之间采用的是渐变的微带线连接，这样可以减小信号的反射。电源通过穿心电容从外面接入，可以防止外部的干扰信号进入电路。在画接地的焊盘时为保证接地良好，尽量使过孔靠近焊盘。铺地很重要，良好的接地可以有效减少杂散，在PCB板空余地方要铺上地。铺地与信号线之间的距离要大于两倍的PCB板的厚度，即大于1.016mm，这样才对信号线的特性阻抗影响不大。铺地边沿均匀地打上过孔，过孔的间距小于λg/20(λg为该系统的信号最大频率对应的在介质中的波长)，铺地的中间随机地打上过孔。这样既有很好的电磁兼容特性，又增加了PCB板的机械强度。
　　测试结果
　　制作出来的实物如图4所示，该实物结构紧凑，体积小巧，性能良好。
　　采用Agilent E4407B频谱仪分别对该频率源的功率、相位噪声和杂散进行了测量，其结果如图5所示。
　　结论
　　本文给出了设计基于锁相环的L波段频率源的方法，并制作出实物，证明了方案的可行性。通过对电路的反复调试，使性能达到最优。经过测量，相位噪声为：-80.4dBc/ Hz@1kHz，杂散抑制优于-55dBc，输出功率大于6dBm，均满足指标要求。并且，电路结构简单，体积小巧，性能优良，能够用于实际电路中为某接收机提供本振。
　　参考文献：
　　[1]Behzad Razavi.射频微电子[M].北京:清华大学出版社,2006
　　[2] 张厥盛,曹丽娜.锁相与频率合成技术[M].成都:电子科技大学出版社,1995
　　[3]Analog Devices Inc.锁相环常见问题解答[EB/OL].2003
　　[4]陆继炳,杨涛.X波段点频源及S波段收发单元设计[D].电子科技大学硕士学位论文,2011
　　[5]叶莉娜,陈宏素等.基于锁相环技术的X波段频率源的研制[J].微波学报,2010,(8):311-313

---

北湖区15616904500： 倍频电路什么原理? - ？
巫胆喏高： 有很多原理.举两个例子:1、利用非线性器件产生谐波,谐波频率与基波频率成整倍数,设计带通滤波器滤除其它频率,就可以得到整数倍频率的信号.2、利用锁相环电路.锁相环中,正常情况下是将输入反馈到鉴相器的输入,如果将输出信号先经过分频(分频很容易实现,对不对?),再反馈到鉴相器的输入,锁相环的输出就是倍频输出,频率的倍数就是分频的倍数.也就是说,分频器中除以N,输出是乘以N.

北湖区15616904500： 我的一个项目是基于锁相环pll设计 dc - ac逆变电源,麻烦哪个大神会? - ？
巫胆喏高： 如果不在特定条件下进行仿真,则估计一个PLL电路的规格将会是十分困难的.因此,进行PLL 设计的第一步应当是仿真.我们建议工程师使用 ADIsimPLL 软件运行基于系统要求的仿真,包括参考频 率、步进频率、相位噪声(抖动)和频率杂...

北湖区15616904500： 锁相环频率合成器工作原理?求解释!~~~~~~~~ - ？
巫胆喏高： 本设计中锁相环选用摩托罗拉公司生产的锁相环频率合成器频率合成器频率合成器是给微波扫频信号提供一定分辨力的频率参考信号,并对微波信号输出频率进行逐点锁定,以得到高准确度和稳定度的扫频输出信号. [全文] 专用芯片MC...

北湖区15616904500： 怎样制作振荡器 - ？
巫胆喏高： 振荡器采用输出波形好,频率稳定度高的具有波段切换功能的改进型电容三点式振荡电路.在每一个波段内,频率的调节是通过改变压控振荡器的变容二极管的直流反压实现的.采用锁相环频率合成电路,以进一步提高输出频率的稳定度.为了...

北湖区15616904500： 什么是频率合成器?？
巫胆喏高： 频率合成器 frequency synthesizer 用高精度晶体振荡器作为基准,通过合成技术能产生一系列具有一定频率间隔的高清度频率源,分直接合成和锁相环合成两种.简介编辑本段回目录 频率合成器基本电路 频率合成器是利用一个或多个标准信...

北湖区15616904500： 锁相环电路设计好了,后面怎么输出正弦波三角波方波啊 - ？
巫胆喏高： 首先你用锁相环设计的电路,输出的就是一个正弦波,不必多说,至于方波你只要将正弦波放大限幅后输出即可,三角波在方波的基础上用跟微分电路即可,频率方面你只要改变锁相环反馈的分频比即可得到不同频率的波形.

北湖区15616904500： 谁能详细的给我解释一下频率合成器? - ？
巫胆喏高： 你好楼主 频率合成器:用高精度晶体振荡器作为基准,通过合成技术能产生一系列具有一定频率间隔的高清度频率源,分直接合成和锁相环合成两种. 简介 频率合成器是利用一个或多个标准信号,通过各种技术途径产生大量离散频率信号的设...

北湖区15616904500： 函数信号发生器怎么设计 - ？
巫胆喏高： 方案一∶采用锁相环式频率合成器.利用锁相环,将压控振荡器(VCO)的输出频率锁定在所需要频率上.这种频率合成器具有很好的窄带跟踪特性,可以很好地选择所需要频率信号,抑制杂散分量,并且避免了量的滤波器,有利于集成化和小...

北湖区15616904500： 锁相环对幅度信号滤波 - ？
巫胆喏高： 锁相环的工作原理,是在规定的频率范围内输出保持为高电平或者是低电平.应用在你的题目上可以这样来考虑:利用锁相环作为一个确定信号是否在规定的范围内的开关.也就是利用锁相环当信号符合频率要求时输出高电平来开启信号线路使其通过;当信号不在此范围时利用锁相环的低电平将信号关闭不让其通过!一般的锁相环它的所谓带宽是特别窄的,这是由外接的阻容件来决定!不过你你所说的几个到十内个HZ能否实现你可一试,我可没有做过!

北湖区15616904500： 朋友那个基于FPGA的锁相环设计 你搞定了没有 我想问一下纯数字的锁相环 能进行40K的倍频吗 - ？
巫胆喏高： 是我没看懂题还是你们想得太难了?1HZ倍频到4KHZ,不一定只能倍输入的频率吧?提问者也已经说了,FPGA根本就通不入那么小的频率的,解决问题方法我觉得很多啊,1HZ不就是1S一个周期吗,那么我输出在1S中输出40K个周期不就可以...