PCI的PCI总线信号的定义

PCI总线的总线信号~

PCI总线信号定义示意图PCI总线标准所定义的信号线通常分成必需的和可选的两大类。其信号线总数为120条（包括电源、地、保留引脚等）。其中，必需信号线：主控设备49条，目标设备47条。可选信号线：51条（主要用于64位扩展、中断请求、高速缓存支持等）。主设备是指取得了总线控制权的设备，而被主设备选中以进行数据交换的设备称为从设备或目标设备。作为主设备需要49条信号线，若作为目标设备，则需要47条信号线，可选的信号线有51条。利用这些信号线便可以传输数据、地址，实现接口控制、仲裁及系统的功能。PCI局部总线信号如下所示。下面按功能分组进行说明：1）系统信号CLK IN：系统时钟信号，为所有PCI传输提供时序，对于所有的PCI设备都是输入信号。其频率最高可达33MHz/66MHz，这一频率也称为PCI的工作频率。 RST# IN：复位信号。用来迫使所有PCI专用的寄存器、定序器和信号转为初始状态。2）.地址和数据信号 AD[31：：00]T/S：地址、数据复用的信号。PCI总线上地址和数据的传输，必需在FRAME#有效期间进行。当FRAME#有效时的第1个时钟，AD[31：：00]上的信号为地址信号，称地址期；当IRDY#和TRDY#同时有效时，AD[31：：00]上的信号为数据信号，称数据期。一个PCI总线传输周期包含一个地址期和接着的一个或多个数据期。 C/BE[3：：0]# T/S：总线命令和字节允许复用信号。在地址期，这4条线上传输的时总线命令；在数据期，它们传输的时字节允许信号，用来指定在数据期，AD[31：：00]线上4个数据字节中哪些字节为有效数据，以进行传输。 PAR T/S：奇偶校验信号。它通过AD[31：：00]和C/BE[3：：0]进行奇偶校验。主设备为地址周期和写数据周期驱动PAR，从设备为读数据周期驱动PAR。3）.接口控制信号 FRAME# S/T/S：帧周期信号，由主设备驱动。表示一次总线传输的开始和持续时间。当FRAME#有效时，预示总线传输的开始；在其有效期间，先传地址，后传数据；当FRAME#撤消时，预示总线传输结束，并在IRDY#有效时进行最后一个数据期的数据传送。 IRDY# S/T/S：主设备准备好信号。IRDY#要与TRDY#联合使用，当二者同时有效时，数据方能传输，否则，即为未准备好二进入等待周期。在写周期，该信号有效时，表示数据已由主设备提交到AD[31：：00]线上；在读周期，该信号有效时，表示主设备已做好接收数据的准备。 TRDY# S/T/S：从设备（被选中的设备）准备好信号。同样TRDY#要与IRDY#联合使用，只有二者同时有效，数据才能传输。 STOP# S/T/S：从设备要求主设备停止当前的数据传送的信号。显然，该信号应由从设备发出。LOCK# S/T/S：锁定信号。当对一个设备进行可能需要多个总线传输周期才能完成的操作时，使用锁定信号LOCK#，进行独占性访问。例如，某一设备带有自己的存储器，那么它必需能进行锁定，以便实现对该存储器的完全独占性访问。也就是说，对此设备的操作是排它性的。IDSEL IN：初始化设备选择信号。在参数配置读/写传输期间，用作片选信号。 DEVSEL# S/T/S：设备选择信号。该信号由从设备在识别处地址时发出，当它有效时，说明总线上有某处的某一设备已被选中，并作为当前访问的从设备。4）.仲裁信号（只用于总线主控器） REQ# T/S：总线占用请求信号。该信号有效表明驱动它的设备要求使用总线。它是一个点到点的信号线，任何主设备都有它自己的REQ#信号。 GNT# T/S：总线占用允许信号。该信号有效，表示申请占用总线的设备的请求已获得比准。5）.错误报告信号 PERR# S/T/S：数据奇偶校验错误报告信号。一个设备只有在响应设备选择信号（DEVSEL#）和完成数据期之后，才能报告一个PERR#。SERR# O/D：系统错误报告信号。用做报告地址奇偶错、特殊命令序列中的数据奇偶错，以及其他可能引起灾难性后果的系统错误。它可由任何设备发出。6）.中断信号 在PCI总线中，中断是可选项，不一定必须具有。INTA# O/D：用于请求中断。INTB# O/D、INTC# O/D、INTD# O/D：用于请求中断，仅对多功能设备有意义。所谓的多功能设备是指：将几个相互独立的功能集中在一个设备中。各功能与中断线之间的连接是任意的，没有任何附加限制。7.）其他可选信号 （1）高速缓存支持信号：SBO# IN/OUT、SDONE IN/OUT （2）64位总线扩展信号：REQ64# S/T/S、ACK65# S/T/S、AD[63：：32]T/S、C/BE[7：：4]#T/S、PAR64 T/S。 （3）测试访问端口/边界扫描信号：TCK IN、TDI IN、TDO OUT、TMS IN、TRST# IN。

PCI，是外围器件互联，是由PCISIG推出的一种局部并行总线标准。从结构上看，PCI是在CPU的供应商和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。
PCI总线的特点是多总线共存采用PCI总线可在一个系统中让多种总线共存，容纳不同速度的设备一起工作；独立于CPU，PCI总线不依附于某一具体处理器；自动识别与配置外设用户使用方便；并行操作能力；大大缓解了数据I/O瓶颈，使高性能CPU的功能得以充分发挥。

扩展资料：
在PCI总线中有三类设备，PCI主设备、PCI从设备和桥设备。
其中PCI从设备只能被动地接收来自HOST主桥，或者其他PCI设备的读写请求；而PCI主设备可以通过总线仲裁获得PCI总线的使用权，主动地向其他PCI设备或者主存储器发起存储器读写请求。而桥设备的主要作用是管理下游的PCI总线，并转发上下游总线之间的总线事务。
在PCI总线中，还有一类特殊的设备，即桥设备。桥设备包括PCI桥、PCI-to-(E)ISA桥和PCI-to-Cardbus桥。PCI桥的存在使PCI总线极具扩展性，处理器系统可以使用PCI桥进一步扩展PCI总线。
参考资料来源：百度百科-PCI总线

CLK IN：系统时钟信号，对于所有的PCI设备都是输入信号。其频率最高达33MHZ，最你频率一般为0HZ（DC），这一频率也称为PCI的工频率。对于PCI的其它信号，除了RST#、IRQB#、IRQC#、IRQD#之外，其余信号都在CLK的上升沿有效（或采样）。
RST# IN：复位信号。用来使PCI专用的特性寄存器和定序器相关的信号恢复规定的初始状态。每当复位时，PCI的全部输出信号一般都应驱动到第三态。SERR#信号为高阻状态，SBD#和SDONE可驱动到低电平（如果未提供三态输出）。REQ#和GNT#必须同时驱动到第三态，不能在复位期间为高 或为低。为防止AD、C/BE#及PAR在复位期间浮动，可由中心设备将它们驱动到逻辑低，但不能驱动为高电平。RST#和CLK可以不同步，但要保证其撤消边沿没有反弹。
地址和数据信号
AD[31：：00] T/S：地址、数据多数复用的输入/输出信号。
C/BE[3：：0]#T/S：总线命令和字节使能多路复用信号线。在地址期中，这四条线上传输的是总线命令；在数据期内，它们传输的是字节使能信号，用来表示整个数据期中，AD[31：：00]上哪些字节为有效数据。
PAR T/S：奇偶校验信号。该信号用于对AD[31：：00]和C/BE[3：：0]上的信号进行奇偶校验，以保证数据的准确性。对于地址信号，在地址相位之后的一个时钟周期PAR稳定有效；对于数据信号，在IRDY#(写操作)或TRDY#(读操作)有效之后的一个时钟周期PAR稳定并有效，一旦PAR有效，它将保持到当前数据相位结束后一个时钟。在地址相位和写操作的数据相位，PAR由主设 备驱动，而在读操作的数据相位，则由从设备驱动。
接口控制信号
FRAME#: S/T/S： 帧周期信号。由当前主设备驱动，表示一次访问的开始和持续时间。
IRDY# : S/T/S： 主设备准备好信号。在写周期内该信号有效表示数据已经在[AD：：00]中；在读周期内该信号有效表示主设备已经做好接收数据的准备。
TRDY# : S/T/S： 从设备准备好信号。在写周期内表示从设备已经做好接收数据的准备；在读周期内有效，表示数据已经在[AD：：00]线上。
STOP# : S/T/S： 停止数据传送信号。
LOCK#: S/T/S： 锁定信号。
IDSEL： IN: 初始化设备选择信号。在参数配置读写传输期间，用作片选信号。
DEVSEL# S/T/S： 设备选择信号。该信号有效时，表示驱动它的设备已成为当前访问的从设备。
PCI仲裁信号
REQ# T/S：总线占用请求信号。它是一个点到点的信号线，任何主设备都有其REQ#信号。
GNT# T/S：总线占用允许信号。这也是一个点到点的信号线，任何主设备都应有自己的GNT#信号。
PCI错误报告信号
PERR# S/T/S： 数据奇偶校验错误报告。但该信号不报告特殊周期中的数据奇偶错。一个设备只有在响应设备选择信号（DEVSEL#）和完成数据期之后，才能报告一个PERR#。对于每个数据接收设备，如果发现数据有错误，就应在数据收到后的两个时钟周期内将PERR#激活。该信号的持续时间与数据期的多少有关，如果是一个数据期于，则最小持续时间为一个时钟周期；若是一连串的数据期并且每个数据期都有错，那么PERR#的持续时间将多于一个时钟周期。由于该信号是持续的三态信号，因此，该信号在释放前必须先驱动为高电平。另外，对于数据期奇偶错的报告不能丢失也不能推迟。
SERR# O/D：系统错误报告信号。该信号的作用是报告地址奇偶错、特殊命令序列的数据奇偶错，以及其它可能引起灾难性后果的系统错误。
PCI 其它可选信号
SBO# IN/OUT：试探返回信号。
SDONE# IN/OUT：临听完成信号。
AD[63：：32] T/S：扩展的32位地址和数据多路复用线。
C/BE[7：：4]# T/S：总线命令和字节使能多路复用信号线。
REQ64# S/T/S： 64位传输请求。
ACK64# S/T/S：64位传输认可。
PAR64 T/S：奇偶双字节校验。

PCI总线：32位同步复用总线

---

文峰区18836356987： PCI总线特征及信号的定义是什么? ？
芮郎特依： 一个设备只有在响应设备选择信号(DEVSEL#)和完成数据期之后,才能报告一个PERR#

文峰区18836356987： PCI总线标准及协议 - ？
芮郎特依： 目前,许多公司都提出了新型的计算机高速总线,如Arapahoe总线标准和HyperTransport技术,但各协议互不兼容,没有形成统一标准.作为传统的通用局部总线,PCI总线仍然占据着主流个人电脑市场,具有顽强的生命力.现在市面上存在着...

文峰区18836356987： 9. PCI总线的含义是什么?PCI总线的主要特点是什么 - ？
芮郎特依： PCI 是Peripheral Component Interconnect(外部设备部件互连)的缩写.PCI是作为一种先进的局部总线提出来的,在现代微型计算机的多总线结构中,已成为连接外部设备的主要总线. PCI总线的主要特点:1.高性能 2.通用性好 3.低成本 4.使用方便 5.支持突发传输 6.支持总线主控方式 7.多总线共存 8.传输效率高 9.独立于处理线

文峰区18836356987： 如何理解PCI总线的总线信号? ？
芮郎特依： 用来迫使所有PCI专用的寄存器、定序器和信号转为初始状态

文峰区18836356987： PCI总线的总线信号是什么? ？
芮郎特依： 当FRAME#有效时,预示总线传输的开始;在其有效期间,先传地址,后传数据;当FRAME#撤消时,预示总线传输结束,并在IRDY#有效时进行最后一个数据期的数据传送

文峰区18836356987： PCI插槽的PCI总线 - ？
芮郎特依： 一种由英特尔(Intel)公司1991年推出的用于定义局部总线的标准.此标准允许在计算机内安装多达10个遵从PCI标准的扩展卡.最早提出的PCI总线工作在33MHz频率之下,传输带宽达到133MB/s(33MHz * 32bit/s),基本上满足了当时处理器的...

文峰区18836356987： PCI总线是什么意思 - ？
芮郎特依： 1.PCI,外设组件互连标准(Peripheral Component Interconnection)一种由英特尔(Intel)公司1991年推出的用于定义局部总线的标准.此标准允许在计算机内安装多达10个遵从PCI标准的扩展卡.最早提出的PCI总线工作在33MHz频率之下...

文峰区18836356987： 什么是pci总线?还有SM总线? - ？
芮郎特依： SM总线控制器是主板控制芯片上的一个通信控制器

文峰区18836356987： 什么是PCI总线? - ？
芮郎特依： PCI含义 PCI是由Intel公司1991年推出的一种局部总线.从结构上看,PCI是在CPU和原来的系统总线之间插入的一级总线,具体由一个桥接电路实现对这一层的管理,并实现上下之间的接口以协调数据的传送.管理器提供了信号缓冲,使之能...

文峰区18836356987： PCI是啥意思?？
芮郎特依： Peripheral Component Interconnect 的缩写,是一种电脑接口的标准,PCI插槽是基于PCI局部总线(Pedpherd Component Interconnect,周边元件扩展接口)的扩展插槽,其颜色一般为乳白色,位于主板上AGP插槽的下方,ISA插槽的上方. ...