如何使用集成译码器74LS138设计一个三人表决器？？？？帮忙画出电路图！！！！
1表示赞成。。0表示否定。。
011 101 110 111四种情况表决通过。。
A B C代表3个人，然后简化。。有非门不好打出公式来，，思路就这样
Sa,Sb,Sc为三裁判按键，按下=1通过，S为开始键，
真值表中绿色圈为通过组合，通过後LED亮。
译码器74L138是什么意思？
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入。
或门的输出作为加法器的进位输出。即完成了加法器的设计。回过头来分析：当加法器的输入分别为：a=1,b=0,ci=1时。
对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。
扩展资料：
变量译码器是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其中输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。
译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。
74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。
参考资料来源：百度百科-译码器
首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。
全加器有3个输入端：a,b,ci；有2个输出端：s,co.
与3-8译码器比较，3-8译码器有3个数据输入端：A,B,C；3个使能端；8个输出端，OUT(0-7)。
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入A、B、C分别对应全加器的输入a,b,ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系。
现在写出全加器和3-8译码器的综合真值表：
（A/a,B/b,C/ci为全加器和译码器的输入，OUT为译码器的输出（0-7），s为加法器的和，co为加法器的进位输出）PS:假定译码器的输出为高电平有效。
A/a B/b C/ci OUT s co
0 0 0 0 0 0
0 0 1 1 1 0
0 1 0 2 1 0
0 1 1 3 0 1
1 0 0 4 1 0
1 0 1 5 0 1
1 1 0 6 0 1
1 1 1 7 1 1
根据上面的真值表，可以设计出电路图：
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入，或门的输出作为加法器的进位输出。即完成了加法器的设计。
回过头来分析：
当加法器的输入分别为：a=1,b=0,ci=1时，对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。
要求呢。几个人同意就同意了。
如何使用3线-8线译码器和各种数字集成电路构成一个2线-4线译码器...
选择一片74HC138，因为输入信号是高电平有效，要实现2线-4线译码器，可以直接将高输入位悬空或接低电平；输出端直接选择低四位，高四位可以选择悬空；最后使能输入端按74HC138正常连接即可，具体见下图：注：74HC138是低电平输入有效，只需要在低四位输出端上接上非门即可。附74HC138功能表如下：...
multisim里显示译码器在哪
在集成芯片编辑器里找。根据查询multisim相关信息得知，multisim里显示译码器在在集成芯片编辑器里找，显示译码器，是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。
用rom做译码器,说明该如何去做
ROM存储器的两个矩阵一般与矩阵是不可编的，而或矩阵是可编的。编程时一般要通过专门的编程器，采用一定的编程工具软件进行，以决定存储单元的MOS管是否接入。不过存储单元上使用的MOS管是一种特殊的MOS管，将在下面介绍。集成只读存储器 在集成只读存储器中，最常用的是EPROM，EPROM有2716、2732、2764...
集成电路74LS147有什么功能
74LS147的引脚图如图5所示，其中第9脚NC为空。ls147的名称是优先编码器。根据查询相关公开信息，优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的输入信号进行编码。是BCD-7段译码器\/驱动器是数字集成电路，用于将BCD码转化成数码块中的数字，然后我们就能看到从0-9的数字。
74ls47与at89c51如何接线,最好能有程序
上传为一个万年历部分图，有接线图，几乎不用外围元件，7段数码管管脚顺序及译码驱动集成电路74LS47，48 这里介绍一下7段数码管见下图 7段数码管又分共阴和共阳两种显示方式。如果把7段数码管的每一段都等效成发光二极管的正负两个极，那共阴就是把abcdefg这7个发光二极管的负极连接在一起并接地；...
74LS138一种。最常用的集成译码器之一,译码输入端有几个?
74LS138是3线-8线译码器，所以输入端有3个，输出端有8个，才叫3-8译码器。3个输入端是A0、A1、A2，也有叫ABC的。见下图。
74138的译码器
在中规模集成电路中译码器有几种型号，使用最广泛！例 试用74138实现函数F(X,Y,Z)=∑m(0,2,4,7)用74138实现函数与前面讲到的译码器实现逻辑函数的方法相同，但须注意两点：1.74138的输出是低电平有效，故实现逻辑功能时，输出端不可接或门及或非门（因为每次仅一个为低电平，其余皆为高电平）；...
是不是有些十进制计数器里面已经集成了7段显示译码器,可以直接驱动数码...
CMOS4000系列中有一个计数器，是加\/减计数器，cd40110，就可以直接驱动共阴数码管。如下图 74系列中没有
为什么74138集成译码器需要3个使能输入端,只要一个不行么
当然不行，三个使能一个是高有效，另外两个低有效，必须同时满足才能正常工作，人家这样设计自然有他得道理，我认为一方面是在某些电路中有多个使能条件时可以使用，避免用逻辑门带来的麻烦，还有一个呢，可能也是为了引脚对称吧，3个输入、一个Vcc，一个GND，8个输出，再加三个使能构成16脚，一边八个...
dzbcd译码器在multisim14.0中在哪找
在集成芯片编辑器里找。dzbcd译码器在multisim14.0中的集成芯片编辑器里面找。译码器是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。
裘变灯盏： 地址线,从来高到低 A15,A14,A13,A12,....A1,A0; 0100,源0000,00 00,0 000----4000H 0100,0000,00 00,1 000----4008H--8K 0100,0000,00 01,0 000----4010H--8k 0100,0000,00 01,1 000----4018H--8k 0100,0000,00 10,0 000----4020H--8k取 E3 ...
若尔盖县15669811980： 用74LS138设计一个译码电路,分别选4片2864,列出各芯片占的地址空间范围 - ？
裘变灯盏： 2864的寻址范围是0~8192,74LS138是三八线译码器,分选4片2864,若取前4位译码输出,个芯片的地址空间(假设偏移地址为0x0000)为: 0x0000~0x1FFF; 0x2000~0x3FFF; 0x4000~0x5FFF; 0x6000~0x7FFF.
若尔盖县15669811980： 如何用集成二进制译码器74LS138和与非门构成全加器 - ？
裘变灯盏： 我这里建议你使用两片74LS138芯片 一片控制s函数 一片控制C函数 由于每片芯片都有三个使能端,你只要每片都选用一个就行了 其余的使能端接地就行了.关键的地方来,使用第一片芯片用于函数S 那么这片芯片的使能端接1 为什么 自己去想.那么如何去判断要使用进位信号呢 这里你就要使用三个 输入 ABC 请你记住 当只有 三个变量中 有两个或两个以上同时为1时 才进位,也就是说 控制C函数的芯片才被激活 好了 具体咋做 自己去设计了哈 我已经给你了讲够明白的了 在电脑上画图 不好画 你自己去画吧!
若尔盖县15669811980： 用集成译码器74LS138和与非门,实现下列函数 - ？
裘变灯盏： 1)Y1 = A' B' + ABC'; 把74LS138的三个输入选择信号对应为 A、B、C;则 C B A 输出 0 0 0 --- y0=0 1 0 0 --- y4=0 0 1 1 --- y3=0 Y1 = A' B' + ABC' = A' B' C' + A' B' C + ABC'; ==> Y1 = y0' + y4' + y3' =(y0 y4 y3)' ;也就是用一个三输入与非门,连接74LS138的 y0 y4 y3 输出端即可; 2)同理,将用到四与非门,自己试着去解吧;
若尔盖县15669811980： 试用74ls138设计一个地址译码电路器,要求该译码器Y0到Y7对应的端口地址为250h到257h - ？
裘变灯盏： 取端口地址的低3位,000~111接译码器的ABC三个输入端,译码器的输出端8路输出可作为端口的选通信号,高位地址直接接端口高位地址就可以了
若尔盖县15669811980： 如何用3/8线译码器74LS138完成全加器的功能 - ？
裘变灯盏： 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据...
若尔盖县15669811980： 怎样用74LS138译码器构成一位全减器电路设Ai.Bi为本位数,Di - 1为低位借位,Ri为本位差,Di是向高位借位. - ？
裘变灯盏：[答案] 自己把真值表画出来 A.被减数,B.减数,C.低位向本位的借位,P1.本位的差,P2本位向高位的借位. A B C P1 P2 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1
若尔盖县15669811980： 怎样用74LS138译码器构成一位全减器电路 - ？
裘变灯盏： 74ls138 38译码器.那你就写撒,三位吧 000 001...111,地址位三位输出译码就是前面的,至于减法加法的反码,不知道你要怎么减,不好说.要不你说具体点
若尔盖县15669811980： 用74LS138设计译码电路,分别选中4片2764和2片6264 - ？
裘变灯盏： 连接,以地址线选通方式为例74LS138的G1接高电平,G2A和G2B接地16位地址线的最高三位A13,A14,A15分别接74LS138的选择输入A,B,C74LS138的Y1接第一片6264的CE1(20脚),6264的CE2(26脚)接高电平74LS138的Y2接第二片6264的...
若尔盖县15669811980： 怎么样用74LS138设计七段显示器,其驱动电压和七段显示管是不是同一电压?请给出电路接线图,谢谢,急!？
裘变灯盏： 74LS138只是一个3线-8线译码器,输出中同时只有一个是低电平,如果接七段码显示器,同时只能是一段(包括小数点)亮(或暗),不能显示数字. 如果想直接用数码管做显示,建议你用74LS246、LS247、LS248、LS249,他们都是4线...
