用D触发器和必要的门电路设计一个可控的同步加法计数器，当控制信号M=0时为四进制M=1时为三进制
这几天我看你贴出三遍了，这题太麻烦，没人想做。你百度搜索类似的参考吧。
用进位输出上升沿D触发器和门电路设
比较对待
一是用时钟触发器和门电路进行设计；
二是用集成计数器构成。集成计数器一般都设有清零输入端和置数输入端，且无论是清零还是置数都有同步和异步之分，例如清零、置数均采用同步方式的有集成4位二进制同步加法计数器74163；
均采用异步方式的有4位二进制同步可逆计数器74193、4位二进制异步加法计数器74197、十进制同步可逆计数器74192；
清零采用异步方式、置数采用同步方式的有4位二进制同步加法计数器74161、十进制同步加法计数器74160；有的只具有异步清零功能，例如CC4520、74190、74191、74290则具有异步清零和置“9”的功能。
扩展资料：
触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的，即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS触发器的路径；
该反馈线起到了使触发器维持在1状态和阻止触发器变为0状态的作用，故该反馈线称为置1维持线，置0阻塞线。
Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在0状态的作用，称作置0维持线；Q4输出至G3输入的反馈线起到阻止触发器置1的作用，称为置1阻塞线。因此，该触发器常称为维持-阻塞触发器。
参考资料来源：百度百科-D触发器
根据题意，电路最多需要4个状态，因此需要两片D触发器。设触发器输出Q1Q0，因此可以得出电路的状态转换图，由状态转换图可以画出次态卡诺图。
因此可以根据驱动方程和输出方程画出逻辑图。
D触发器的工作原理及状态表
即在两个控制端口分别从外部输入的电平值，原因是低电平有效），不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0。当SD=0且RD=1（SD的非为1，RD的非为0）时，Q=1，Q非=0，触发器置1，SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。
d触发器的逻辑功能是()
D触发器的逻辑功能是存储数据并输出时钟信号的变化状态。以下是 一、D触发器的基本功能 D触发器是一种时序逻辑电路，它具有数据存储和信号翻转的功能。当输入信号发生变化时，D触发器的输出会在一个时钟脉冲的驱动下随之变化，从而实现数据的存储和转移。二、具体逻辑操作 在数字系统中，D触发器的输入端...
我用外围门电路,比较器,d触发器与非门搭建的电路,集成到一个芯片内部...
一个单片机就什么都有的了，10块钱左右。
D触发器和逻辑门怎么接成6分频
先做一个3分频电路，而后用2分频电路，出来的就是1：1的6分频了。
D触发器有什么用,仅仅是起个开关的作用吗?
D触发器是存储器件，起暂存数据的作用。电路中起开关作用的一般是MOS管，或者AND Gate。触发器是存储器件，不同类型的触发器根据输入端数据，暂存数据的值有区别。D触发器因为存储数据就是D的输入，所以用途最广泛。现在D触发器是数字集成电路中，时序设计的基础元件。
三态门和D触发器在微机电路中起的作用是什么
三态门分为高阻态，高电平，低电平，能够保证芯片的管脚工作在不同电信号
为什么d触发器具有抗干扰作用
触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。D触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种，前者在CP(时钟脉冲)=1时即可触发，后者多在CP的前沿（正跳变0→1）触发。
大家看下这个T触发器,我书本上的是D触发器跟一异或门接一块的,这个跟...
这是一个由D触发器和反相器构成的...不是异或门...那个非门就是反相器
d触发器原理为什么有些是六个与非门有些是四个与非门
这个问题很简单的 教你方法嘛 首先写出2个触发器的特性方程。D触发器为:Q^（n+1）=D；JK触发器为:Q^(n+1)=J*(!Q^n)+!K*Q^n.注（!表示"非"）.联立2个方程可以解得:D=J*!Q^n+!K*Q^n.好了现在就可以画出电路图了是这样的：D触发器的Q非和J相与，这...
用d触发器和门电路设计两路抢答器 急
gggggggggggggggggggggggggggggggggg
之邢帕米： 先用D触发器组成一个计数器(五进制),然后再用门电路组成一个三-五选择器!这样把选择器的五个输入定为D0~D4=10100,三脚接计数器输出的输出三脚!这样就可以按计数来选择数D0~D4~作为输出序列10100!图没有!作业我能话出来 电脑啊!!很麻烦的!你照着这个思路肯定做出来!!
东川区18214202444： 用D触发器和门电路设计一个七进制计数器,并检查设计的电路能否自启动 - ？
之邢帕米： 000>001>010>011>100>101>110>000>.....7个cp反回始态.3个D触发器,8个可能状态,其中7个如上,111为无效状态作为重置信号.
东川区18214202444： 求救如何用D触发器和与门设计简易的数字钟信号模拟? - ？
之邢帕米： 不用单片机?那就用555吧.要不没有时钟标准,还计啥时嘛~ 俺觉得这里D触发器只能当个驱动,点亮灯泡.与门的一条输入作为复位触发信号.用D触发器做复位输入比较合适.与门做驱动输出,看看说明文档,需不需要加上拉电阻~ 刚看,呵呵~ 只要是需要时间,一定得有个时间基准,要么用晶振,要么就得555.不然怎么算一秒钟呢?是不~
东川区18214202444： 当二 - 十计数器输出端为1001时,与输出对应的十进制数是 - 上学吧普...？
之邢帕米： 最少需要四个,四个最多可有16个状态,所以四个就够了.
