求一个vhdl 四位二进制同步减法计数器（异步清零、同步预置、下降沿触发、带借位输出BO端）
编程语言的种类繁多，总的来说分为机器语言、汇编语言以及高级语言三大类。
机械语言（machine language）：计算机可直接识别、运行的二进制代码，执行速度快，资源占用少，但可读性不强，编程复杂；
汇编语言（assembly language）：一种用于电子计算机、微处理器、微控制器或其他可编程器件的低级语言，亦称为符号语言。目标代码简短，占用内存少，执行速度快，但缺乏可移植性，编程复杂；
高级语言（High-level programming language）：相对于机器语言以及汇编语言，高级语言的可读性强，可移植性高，一般通过事先编好的一个叫做编译程序的机器语言程序编译成用机器指令表示的目标程序。现在流行的高级语言有Java、C语言、C++、C#、Pascal、Basic等等。
下面是游戏开发十大编程语言的列表。
1、C类＃
C语言现在被广泛应用于许多游戏引擎中，是最流行的游戏开发语言之一。它有一个XNA框架、一套微软工具和运行时环境，使它特别适合Xbox或windows上的游戏。如果你想使用monogame在几乎任何平台上发布游戏，这是一种很好的语言。
2、C类＋＋
C＋＋是一种面向对象的语言，被认为是最难学习的语言之一，但它是游戏开发人员的重要语言。它允许对硬件和图形进程进行更直接的控制，这对行业很重要，是一些流行游戏引擎的流行语言。它还提供了对参数和内存管理的大量控制，从而提高了游戏的性能和用户体验。
3、Java
Java使用与C＋＋相同的面向对象原则，但提供了更广泛的系统。Java代码通常在Java虚拟机（JVM）上运行，并转换为可在任何系统上执行的通用字节码。因此，Java是为数不多的能够让开发人员为任何给定系统开发游戏的游戏编程语言之一。它是最好的游戏编程语言之一。
4、JavaScript
JavaScript是最流行的游戏编程语言之一，尤其是作为一种在线交互语言。使用JavaScript，可以更容易地将代码与传统的网络技术（如HTML和CSS）集成，从而导致越来越多的跨平台移动游戏。
5、HTML5
HTML5已经成为互联网上最常见的游戏编程语言之一。你今天玩的大多数手机游戏都使用这种标记语言。使用JavaScript很容易创建复杂的基于web的游戏。该语言简单易学，不一定需要学习复杂的算法编程知识，因此成为游戏开发者的热门选择。
6、SQL语言
SQL被玩家用来访问后端帐户并在服务器上执行其他操作。有新的语言，库，框架，特别是AR，VR，图形，物理和游戏。
7、Python
Python是另一种提供OOP方法的语言，是游戏开发人员使用的最易于使用的通用编程语言之一。它有一个pyGame框架，允许程序员快速开发游戏原型。
8、Rust
铁锈被吹捧为C的继承者之一。它主要被Mozilla基金会用作系统编程语言。它具有面向对象到面向数据的方法，有助于游戏开发。
9、UnrealScript
Unrealscript是unreal引擎的本机脚本语言。它结合了面向对象、多重继承和功能丰富的游戏等复杂功能。该语言支持所有主要的游戏平台，如微软Windows、MacOS、Linux、steamos、Android和PlaystationVR。
10、Lua
由于语言结构和语法简单，Lua正成为游戏界最流行的语言之一。它是一种多平台脚本语言，许多现代游戏引擎都使用Lua作为主要的游戏设计编程语言。
vhdl 四位二进制同步减法计数器（异步清零、同步预置、下降沿触发、带借位输出BO端）的实现，该程序已经仿真通过，产生的波形图如图所示。
源文件如下：
LIBRARY ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
--*------------------实体描述--------------------------*--
ENTITY sub_counter IS
PORT(clk : in std_logic; --输入时钟信号；
clr : in std_logic; --异步清零，低电平有效；
preset : in std_logic; --同步置位，低电平有效；
D : in std_logic_vector(3 downto 0); --4位的输入；
Q : out std_logic_vector(3 downto 0); --4位输出；
BO : out std_logic); --借位输出；
End sub_counter;
--*-------------------END-----------------------------*--
--*---------------结构体描述---------------------------*--
ARCHITECTURE arch OF sub_counter IS
signal i_cnt : std_logic_vector(3 downto 0); --用于暂时存储输出的信号
begin
P1 : process(clk,clr)
begin
if clr='0' then --因为是减法计数器，所以，清零后输出=1111；
i_cnt <= "1111";
BO <= '0';
elsif clk'event and clk='0' then
if preset='0' then
i_cnt <= D;
elsif preset='1' then
i_cnt <= i_cnt-1; --减法计数；
if i_cnt="0000" then
BO<= '1';
else
BO<= '0';
end if;
end if;
end if;
end process P1;
--进程P2将输出信号赋予真正的输出；如果输出不单列一个进程，那么仿真会出现错
--误，因为计数阶段不能直接读取输出Q的值。
P2 : process(i_cnt)
begin
Q <= i_cnt;
end process P2;
end arch;
--*-------------------------------------------------------*--
--*-------------------------------------------------------*--
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity CounterDown is
port(Clk:in std_logic;
ResetN:in std_logic;
CntIn : in std_logic_vector(3 downto 0);
BOut: out std_logic
);
end CounterDown;
architecture behavioral of CounterDown is
signal cnt :std_logic_vector(3 downto 0);
signal ibout ;std_logic;
begin
process(Clk,ResetN)
begin
if ResetN='0' then
cnt <= (others=>'1');
ibout<= '0';
elsif rising_edge(Clk) then
if Load='1' then
cnt <= CntIn;
ibout<='0';
else
cnt <= cnt - '1';
if cnt="0000" then
ibout <= '1';
else
ibout <= '0';
end if;
end if;
end if;
end process
BOut <= ibout;
end behavioral;
问被热
除岩回生： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT4B IS PORT (CLK : IN STD_LOGIC;RST : IN STD_LOGIC;ENA : IN STD_LOGIC;OUTY : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); ...
谷城县18820467476： 请各位大神帮忙用VHDL语言设计含有异步置位和同步计数使能的4位二进制数减法计数器 - ？
除岩回生： 不是很简单嘛,把电路图画出来,然后描述出来就好了...
谷城县18820467476： VHDL设计的四位二进制加法计数器和减法计数器的代码? - ？
除岩回生： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all;----------------------------------------------- entity count is port(, clk: in std_logic; K: in std_logic;Q:buffer std_logic_vector(3 downto 0)); end count;------------...
谷城县18820467476： 1,设计一个4位二进制减法计数器,并含有异步清零信号.2,时序逻辑门电路设计:设计一个异步复位的JK触发 - ？
除岩回生： 考试要求:所有考试题目必须给我以下几种答案:1、给出vhdl源程序2、给出RTL电路图3、给出时序仿真波形图 考试题目任意题目设计:设计一个4位二进制减法计数器,并含有异步清零信号.考试题目时序逻辑门电路设计:设计一个异步复位的JK触发器.
谷城县18820467476： 4位同步二进制减法计数器的初始状态为0101 经过25个CP脉冲作用后 它的状态为 求过程和计算方法 - ？
除岩回生： q3q2q1q0=0000. 1110,1111,0000 .
谷城县18820467476： (数电)怎样设计二进制4位减法器 - ？
除岩回生： 我的回答是: 用4位二进制并行加法器设计一个4位二进制并行加法/减法器. 解 设A和B分别为4位二进制数,其中A=a4a3a2a1为被加数(或被减数),B=b4b3b2b1为加数(或减数),S=s4s3s2s1为和数(或差数).并令M为功能选择变量,当M=0时,执行A+B;当M=1时,执行A-B.减法采用补码运算. 可用一片4位二进制并行加法器和4个异或门实现上述逻辑功能.具体可将4位二进制数A直接加到并行加法器的A4、A3、A2和A1输入端,4位二进制数B通过异或门加到并行加法器的B4、B3、B2和B1输入端.并将功能选择变量M作为异或门的另一个输入且同时加到并行加法器的C0进位输入端
谷城县18820467476： 如何设计一个4位二进制的减法计数器,有置数清零,自启动,保持,这 - ？
除岩回生： 74161是四位二进制可预置数的同步加法计数器,那它单片能实现最大计数为十六进制,并可通过外加门电路来构成十六进制以下任何进制计数器,因为是同步置数,当时钟信号一到来时会置数会复位,那么就在计数到8的时候通过门电路来产生进位信号,这个进位信号又作为置数信号,那么当时钟信号一来到计数到9,又刚好能将上一次的各种控制信号置入芯片中.不需要什么译码器和脉冲发生器,就用简单的门电路即可. 希望我的回答能帮助到你.
谷城县18820467476： 求用VHDL语言实现 十进制同步减法计数器(异步清零、同步预置、下降沿触发、带借位输出BO端) - ？
除岩回生： VHDL语言实现 十进制同步减法计数器(异步清零、同步预置、下降沿触发、带借位输出BO端).原程序如下,改程序已经通过仿真,仿真结果见图,输入D的值设为3,同步置位后,输出Q=D=3,功能实现. LIBRARY ieee; use ieee.std_logic...
谷城县18820467476： 二位二进制计数器的VHDL程序 - ？
除岩回生： 我有个四位的,希望对你有帮助 四位二进制同步计数器的VHDL程序 LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; useieee.std_logic_arith.all; ENTITY counter IS PORT( DATAIN:IN integer range 0 to 15; CLK :IN ...
谷城县18820467476： 用vhdl语言设计一个四位二进制数可以计数0的个数的程序 - ？
除岩回生： 没当do为1时循环左移一位:library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; use ieee.std_logic_unsigned.all; entity txt is port (clk:in std_logic; do:in std_logic; putout:out std_logic_vector(3 downto 0) ); end entity; architecture ...
