怎样让ultredit支持verilog
http://www.soft8.net/soft8.php?page=1&word=UltrEdit&by=name&site=all
你是不是错误提示：Error (10200): Verilog HDL Conditional Statement error at ……: cannot match operand(s) in the condition to the corresponding edges in the enclosing event control of the always construct
这是因为，你的“always@(posedge clk or negedge r_est)”表明在clk上升沿或r_est下降沿这两个敏感事件发生时always语句块得以触发；而always中的if条件语句必须至少有一个条件指向其中一个敏感事件（边界标识符）；所以写成“if（r_est)...else...”就会出错。
你可以把“always@(posedge clk or negedge r_est)”改为“always@(posedge clk or posedge r_est)”再编译试试，应该就没问题了。
你右键该错误点击“Help”里是这么说的：
CAUSE: In a conditional statement at the specified location in a Verilog Design File (.v), you specified a condition that Quartus II Integrated Synthesis cannot use to classify the edges in the enclosing always construct's event control. When an event control contains multiple edges, Quartus II Integrated Synthesis distinguishes the asynchronous control signals from the clock by analyzing the conditional statements in the always construct. For example, the following code fragment contains an always construct whose event control contains three edges---two asynchronous resets and a clock.
always @ (posedge clk or posedge rst1 or posedge rst2)
begin
if ( rst1 || rst2 )
q <= 1'b0;
else
q <= d;
end
Quartus II Integrated Synthesis uses the if condition to identify the two asynchronous resets and, by implication, the clock. For edge classification, Quartus II Integrated Synthesis requires that a condition fall into one of two categories. It can refer to a single edge identifier (to match posedge events) or its complement (to match negedge events), for example, rst1, !rst1, rst1 == 1'b1, rst1 == 1'b0. It can also OR two or more expressions that each refer to a single edge identifier or its complement, for example, (rst1 || rst2), (!rst1 || !rst2).
You can receive this error if your condition tests for the wrong polarity, or if it tests for the value of a variable that is not an edge in the event control. For example, to match a posedge rst event, the condition must be rst or rst = 1'b1.
Finally, you can receive this error if you are attempting to use a single condition expression to test for both an asynchronous reset/set and a synchronous reset/set condition. The following code fragment contains an example of an illegal condition expression:
always @ (posedge clk or posedge rst)
begin
if ( rst || sync_rst )
q <= 1'b0;
else
q <= d;
end
Quartus II Integrated Synthesis generates this error message when compiling this design because it cannot match sync_rst to an edge on the sensitivity list.
其中关键的语句我摘译一下，不一定译得准确，不过大体意思我想你应该可以了解了：
原因：……指定了一个条件，Quartus II 综合器不能够将该条件用于在封闭的always结构的事件控制中对边界进行区分。当一个事件控制中包含多重边界，Quartus II 综合器通过分析always结构中的条件语句来对时钟和异步控制信号加以区分。……
Quartus II 综合器采用if条件来鉴别两个异步reset信号，并隐含地鉴别了clock信号。为了分类的需要，Quartus II 综合器需要有一个条件落入两个类别之一。它可以指向一个单独的边界标识符（以匹配posedge事件）或它的补语（以匹配negedge事件），例如， rst1, !rst1, rst1 == 1'b1, rst1 == 1'b0。它也可以是OR两个或更多的表达式，其中每一个指向一个单独的边界标识符或它的补语……
当你的条件测试发现错误极性，或者它测试变量的值，但该值在事件控制中并不是一个边界时，你会接到这个错误。例如，为了匹配一个posedge rst事件，条件必须是rst或rst = 1'b1。
编译错误时多看看Help，讲得很详细~
然后在高级--配置---编辑--语法加亮里,把刚下的WORDFILE被指向就行了.
郁独痛必： 高级->配置->文件关联 或者 .jsp文件->右键->打开方式->选择uedit
四子王旗19114848126： 科讯[求助]{SQL - 首页头条()}如何修改让他多显示几条?？
郁独痛必： select top {$Param(0)} id,title,intro from KS_Article where verific=1 and strip=1 order by id desc [loop={$Param(0)}][/loop]
四子王旗19114848126： 联想人脸识别怎么取消 - ？
郁独痛必： 方法/步骤 1、找到“lenovo veriface”程序图标,右击选择“打开文件位置”项.2、在其安装目录中,找到“vfconfig.exe”程序,右击选择“以管理员身份运行”项.3、也可以在任务栏右下角,右击“Veriface”程序图标,从弹出的右键菜单中选择“打开设置”项来运行配置界面.4、在打开的“veriface”程序界面中,将“启动Veriface”右侧的开关关闭掉.5、如果不再需要该程序时,我们可以将其卸载掉.进入“Uninstall”目录,双击“Uninstall.exe”程序.6、就会弹出“确定要卸载Veriface程序”窗口,直接点击“确定”按钮就可以将Veriface程序给卸载掉.
四子王旗19114848126： UG4.0怎么与VERICUT7.0在一起用 - ？
郁独痛必： 直接点击 x:\cgtech70\windows\commands\nx4.bat即可启动UG 4.0 然后进人UG加工模块,在UG工具栏中将出现VERICUT的图标,点击图标即可启动VERICRT
四子王旗19114848126： Facebook收购新加坡VR可变焦头显技术创企Lemnis ？
郁独痛必： Lemnis Technologies是一家新加坡VR可变焦头显技术初创公司.近日,Facebook收购了该公司,但是对于这笔收购的有关细节,双方都没有公开.感兴趣的话一起来看看...
四子王旗19114848126： ultredit32中怎么在每行前面添加特定字段 - ？
郁独痛必： 全选,然后添加注释,注释符就是你要添加的东西,我常用的editplus是支持这个功能的,我想ue应该也支持
四子王旗19114848126： very是什么词性 - ？
郁独痛必： very一般都是做副词,后面跟形容词,详细用法及例句如下: very 英音:['veri] 美音:['vɛrɪ] 副词 ad. 1.非常,很 He walked very fast. 他走得非常快. It's very cold today. 今天很冷. 2.(用于形容词最高级或first,last,opposite,own等之前)真正地,...
四子王旗19114848126： 如何调试,用NI Veristand或者SIT生成Model DLL时产生的错误? - ？
郁独痛必： 次要软件: N/A 解答:生成Model DLL中途报错中止可能由很多原因,这里罗列了一些调试建议,希望对您的调试带来帮助.首先,汇总以下信息: 模型接口类型以及版本号NI LabVIEW,Veristand以及仿真接口工具包的版本号编译器的版本号...
四子王旗19114848126： very和vary的区别 - ？
郁独痛必： vary 【音标】:['vɛəri]very 【音标】:['veri]
四子王旗19114848126： win8.1笔记本开机密码忘了,现在能用人脸识别进入,进去怎么删除或者改密码? - ？
郁独痛必： 控制面板---用户 ---选中使用的用户,即可修改密码
