请问Allegro从CIS中导入网表时，footprint报错，我想我还是没有弄清楚到底怎么正确添加footprint。

你好，我想问一下，为什么我在cadence导入网表时出现这样的错误，请问要如何解决呢？~

从这份错误报告来看，有两个错误：
1、有器件没有对应的PCB封装，这要查看你的库链接是否正确，PCB封装名是否填对，如果没有PCB封装，需要做库。
你可以用文本编辑器打开env文件(路径在你home环境变量下的pcbenv文件夹下)，检查以下这几行设置是否正确。
set padpath = d:\lib\pad ;;注：这指的是设置你的焊盘库路径
set psmpath = d:\lib\psm ;;注：这指的是设置你的psm库路径
set devpath = d:\lib\dev ;;注：这指的是设置你的dev库路径
2、排除第一个错误后，再检查下你的原理图，管脚名是否有allegro不识别的非法字符，value有没有allegro不识别的非法字符，如果是导第一方网表，可查看log文件：netlist.log来定位是那个器件导网表有问题。

这是导网表常出现的错误，需望能帮到你！

导入成功后当然是空的，您可以place里自动或者手动放置元器件

在CIS中双击元件，元件的footprint属性就是指的封装，这个名字和你的封装文件（*.dra,*.psm）相同就可以了。
allegro中要设置你的封装文件的路径，就是制定封装和焊盘的文件的路径。allegro自带的封装文件在C:\Cadence\SPB_16.2\share\pcb\pcb_lib\symbols下面，不过很少，有个封装生成器http://ishare.iask.sina.com.cn/f/10755336.html?from=like
，一般用到的各种标准封装都有，包括焊盘都自动生成，非常好用，别考虑allegro自带的封装文件了。
如果设置好了，就可以照楼上的方法看到库里有的封装了~

在CIS中双击元件，其中有个栏的名字是package好像，就在那里指定封装名称。
至于封装路径，在allegro的psm路径下。

allegro的封装文件后缀应该是DRA和PSM才对。
如果是需要看库里的封装，点place --manually
高级设置中把library前面的勾选上，然后在placement list
中选择package symbols，就可以看到库里的所有封装的信息了

你单击SCH中的原件进入里面找到footprint然后修改就可以了！

---

伊通满族自治县19754551931： cadence 原理图与PCB关联 - ？
经何羟乙： capture里打开option-->perfermences-->miscellaneouns选项卡,勾选Intertool communication.重新生成导入网表到allegro.

伊通满族自治县19754551931： 请问怎样在allegro中导入orcad 生成的网表?想知道详细的步骤,如何把DSN导成NETLIST的形式呢?请高手帮帮 - ？
经何羟乙： 1.首先要保证你的netlist文件必须保存在PCB工程的的02 device文件夹里(建PCB工程后自动生成的) 打开allegro之后,先建一个工程和BRD文件,保存后,点击netin, 然后在import logic type 里选择design entry cis import directory 点击预览选...

伊通满族自治县19754551931： Allegro PCB 中导入网络表怎么把封装属性带进去? - ？
经何羟乙： setup/ user preference,弹出的对话框中选择paths/ library,库路径需设置padpath、parapath、psmpath三个,OK之后重启软件

伊通满族自治县19754551931： allegro怎么样导入pcb - ？
经何羟乙： ALLEGRO软件的库是与PADS不同,库是分为几个,分别是孔文件*.PAD,零件封装*.DRA,零件封装生成的*.TXT,零件封装生成的*.PSM,将你需要的零件找到库名放入对应的库文件夹就可以了.需要用file--->export--->librares导出,然后导出的时候指到库的路径文件夹,这样能导出整个PCB上的库.

伊通满族自治县19754551931： Allegro PCB中,怎么给线添加网络 - ？
经何羟乙： 在电路图上加啊,然后生成网表导入.

伊通满族自治县19754551931： Altium Designer 13导出ALLEGRO可以导入的网表 - ？
经何羟乙： 打开原理图 Design Create Netlist 出现对话窗口,Output Format选Telesis,Net Idebtifier Scope选 Net Labels and Ports Global,Sheets to Netlist选 Active project,点击OK.把导出的文件做下转换,把master.net修改后缀master.dat 用OR2A.EXE转...

伊通满族自治县19754551931： cadence中如何将原理图自动生成layout - ？
经何羟乙： 你好,你需要先在原理图中Capture中生成相应的网表,然后,在allegro里面导入网表,才能生成layout文件.

伊通满族自治县19754551931： 在cadence中导入网络表时,出现如下错误: - ？
经何羟乙： 应该是封装库的路径没设置对,导致找不到封装(Packager files not found)Setup/User Preferences Editor下找: padpath,点击添加自己做的pad库路径; psmpath,点击添加自己做的PCB封装路径.然后再导一次网表应该就行了.

伊通满族自治县19754551931： 我刚学allegro软件,allegro在导入网表总是出错,请高手指点怎么回事? - ？
经何羟乙： 1:第一项为 封装库没有建立,或是ALLEGRO里面的路径不对.重点检查库. 2:因为错误而停止运行:问题很多,元件,原理图问题. 你在原理图里面检查好DRC问题,确认好封装路径,注意是ALLEGRO的路径要正确. 原理图确认元件都有封装,没有网络,元件编号错误再导入.

伊通满族自治县19754551931： orcad capture cis 导出网表到Allegro报错,打不开pstxprt.dat？
经何羟乙： 可以,你在ORCAD里option里PREFERENCES下选择MISCELLANEOUS选择ENBLEINTERTOOLCOMMUNICATION就可以同步了.同时在建立网络表时选择你的输入板文件和输出板文件,选择更新方式即可.