基于FPGA的BT.656数字分量视频信号处理(重点是：D1转CIF算法) PLA-AD-（BT655）-FPGA-AD输出 追加高分！

我的研究方向是基于FPGA的数字图像信号处理，我导师不是这方面的，请问这方面怎么着手~

据我所知，和软件一样，FPGA也有很多的Open Source，找到一个开源的FPGA的实现，应该是不错的方法。即使是最简单的边缘提取之类。

目前监控行业中主要使用Qcif（176×144）、CIF（352×288）、HALF D1（704×288）、D1（704×576）等几种分辨率，CIF录像分辨率是主流分辨率，绝大部分产品都采用CIF分辨率。目前市场接受CIF分辨率，主要理由有四点：1、目前数码监控要求视频码流不能太高；2、视频传输带宽也有限制；3、使用HALF D1、D1分辨率可以提高清晰度，满足高质量的要求，但是以高码流为代价的。在现阶段，出现了众多D1的产品，但市场份额非常小；4、采用CIF分辨率，信噪比在32db以上，一般用户是可以接受的，但不是理想的视频图像质量。目前业内人士正在尝试用HALF D1来寻求CIF、D1之间的平衡。但随着单块硬盘的容量达到750GB甚至1000GB，而国内的大部分DVR已经可以做到连接8块1000GB的硬盘，故D1
逐渐会变成时常的主流。 DCIF分辨率是什么？
经过研究发现一种更为有效的监控视频编码分辨率（DCIF），其像素为528×384。DCIF分辨率的是视频图像来历是将奇、偶两个HALF D1，经反隔行变换，组成一个D1（720*576），D1作边界处理，变成4CIF（704×576），4CIF经水平3/4缩小、垂直2/3缩小，转换成528×384.528×384的像素数正好是CIF像素数的两倍，为了与常说的2CIF（704*288）区分，我们称之为DOUBLE CIF，简称DCIF。
显然，DCIF在水平和垂直两个方向上，比Half D1更加均衡。
为什么选用DCIF分辨率？
数字化监控行业对数字监控产品提出两项要求：首先要求数据量低，保证系统能够长时间录像和稳定实时的网络传输；其次要求回放图像清晰度高，满足对细节的要求。而DCIF分辨率在目前的软硬件平台上，能很好的满足以上两项要求。

Half D1分辨率已被部分产品采用，用来解决CIF清晰度不够高和D1存储量高、价格高昂的缺点。但由于他相对于CIF只是水平分辨率的提升，图像质量提高不
是特别明显，但码流增加很大。
经过对大量视频信号进行测试，基于目前的视频压缩算法，DCIF分辨率比Half D1能更好解决CIF清晰度不够高和D1存储量高、价格高昂的缺点，用来解决CIF和4CIF，特别是在512Kbps码率之间，能获得稳定的高质量图像，满足用户对
较高图像质量的要求，为视频编码提供更好的选择。

CIF清晰度不够高和D1存储量高、价格高昂的缺点分辨率，静态回放分辨率理论上最高可达360TVline的图像质量，超过模拟监控中标准VHS磁带录像机280TVline的图像水平，达到公安部安防行业视频标准二级和三级项目的清晰度






要求，满足绝大部分视频监控的要求。
什么是CIF

CIF是常用的标准化图像格式（Common Intermediate Format）。在H.323协议
簇中，规定了视频采集设备的标准采集分辨率。CIF = 352×288像素 QCIF全称Quarter common intermediate format。QCIF也是常用的标准化图像
格式。在H.323中，规定QCIF = 176×144像素。
CIF格式具有如下特性：
(1) 电视图像的空间分辨率为家用录像系统(Video Home System，VHS)的分辨率，
即352×288。
(2) 使用非隔行扫描(non-interlaced scan)。
(3) 使用NTSC帧速率，电视图像的最大帧速率为30 000/1001≈29.97幅/秒。
(4) 使用1/2的PAL水平分辨率，即288线。
(5) 对亮度和两个色差信号(Y、Cb和Cr)分量分别进行编码，它们的取值范围同ITU-R BT.601。即黑色=16，白色=235，色差的最大值等于240，最小值等于16。 下面为5种CIF 图像格式的参数说明。参数次序为“图象格式亮度取样的象素个数(dx) 亮度取样的行数 (dy) 色度取样的象素个数(dx/2) 色度取样的行数
(dy/2)”。 sub-QCIF 128×96 64 48 QCIF 176×144 88 72 CIF 352×288 176 144
4CIF 704×576 352 288（即我们经常说的D1）
16CIF 1408×1152 704 576

在ITU-R BT.656视频标准中，有效视频数据分为奇、偶场，每场均由288行组成。每行有效数据有1440个取样字，其中有720个亮度Y取样字，360个蓝色色差Cb取样字以及360个红色色差Cr取样字，并按照Cb、Y、Cr、Y（即UYVY422）的次序进行排列。
　　这样采集到的视频分辨率为720像素×576像素，即D1格式分辨率，它表示一帧视频一行有720个亮度取样像素点，共有576行。为转换为CIF格式（即352像素×288像素），需要做一些转换。在驱动程序中，可以先将D1格式做边界处理，转换为4CIF格式（即704像素×576像素，通常这也被称为D1格式），再对4CIF格式取半即可获得CIF格式。
　　做边界处理时，只要每行开头舍去16个亮度取样像素点，就可达到4CIF格式。因为一个完整的像素是包含了两个亮度像素点的，因此每行开头舍去16个亮度取样像素点就等同于每行开头舍去8个像素。然后一行中每隔一个像素采样一次，在一场中同样每隔一行采样一次，这样视频数据就变成CIF格式了。在内存中，UYVY422是按Cb、Y、Cr、Y依次存储的，即4个字节组成一个像素，对于一行，需要每隔4个字节进行采样一次。
　d1转cif这个算法的意思就是，首先一帧656进来后，要在每一行的前面丢几个数据，然后按照隔一个数采一个数的方式采样，行也要按照隔一行采一行的方式采样，就成为了CIF格式的视频，然后按照bt656的传输协议把四路CIF拼起来一起传输，就可以了，我只能给你讲个大概的意思，呵呵，具体怎么做还需要你自己来

如果是电脑编程的话，可以介绍个你我一个朋友，他全国计算机编程一等奖。他的Q799443018
要的话，我先告诉他一下。我的铁哥们~

你这专业的要求貌似不能光用百度的分值来换取需要的答案吧。

才200分就要回答这个问题！怕是不可能吧！

---

大连市19756348529： 用fpga做过 bt656编码或解码的达人请进 - ？
謇伏缩泉： 一帧图像有1M多点,你要往外传的的话起码要3M吧 !

大连市19756348529： HD - SDI信号的优劣? - ？
謇伏缩泉： 以XUNWEI SDI信号处理器举例,HD-SDI系统将视频分量信号(BT656、BT1120格式)处理后的串行数字信号经同轴电缆进行传输,通常使用BNC接口,传输线材SYV75-5线材.HD-SDI使用同轴电缆传输安装后不需进行配置,不经过压缩,...

大连市19756348529： 请教Hi3516A 采集标清BT656信号的问题 - ？
謇伏缩泉： AD转换器的采集通道坏掉了,可能是被烧坏或者其它原因导致.你的程序应该没有问题(不过也应该检查一下程序有没有被误改动),因为曾经可以输出,而其它三路也可以输出,这一点可以说明你的单片机以及AD的输出端子是好的.可以将能够输出数据的采集通道中一路与不能采集数据的通道采集的数据交换一下,如果仍然是那一路采集不了,可以确认是AD转换器的采集通道坏掉了,建议更换一个AD转换器试一下.

大连市19756348529： 求助请教基于FPGA的verilog正弦信号发生器设计 - ？
謇伏缩泉： FPGA主控,还要借助于DA或者PGA实现.你根据需要的分辨率,在FPGA里做好数据映射表,然后按照查表的规律给出对应的数字量,数字量进到DA,出来的就是模拟信号了.不管是正弦信号还是其他的,都OK.Verilog语言很简单,只是工具,夏宇闻的教材看完基础篇就差不多了.

大连市19756348529： 基于FPGA的数据采集系统怎么做啊? - ？
謇伏缩泉： 你这个课题实际上很简单.所谓的采集系统,也就是将你期望采集的数字量信号(如果待采集的信号是模拟量要先进行ADC模数转换)由FPGA读取,然后由FPGA控制将其存储在存储器中(这里一般选用SD卡或者FLASH存储芯片).所以整个系统实际上就是一下几个模块组成:ADC模数转换+核心控制模块+存储器(SD卡或者FLASH).核心控制模块包括(1.FPGA:对ADC采样和存储器的控制.2.显示器和按键:主要做人机界面操作.) 实际上显示和按键可以不加载FPGA上,也可以在你的电路系统中再加一块单片机,由那块单片机做人机交互,然后用指令的形式给FPGA发送各种命令.

大连市19756348529： 毕业设计开题报告怎么写?基于FPGA的数字相关器解调系统设计与实现(急) - ？
謇伏缩泉： 这个毕设无非就是将设计相关器的思想用FPGA来实现就好了,一般来说那些研究生导师愿意出这些题目,因为是他们自己做项目要用的.先学代码,然后学相关器,再写代码,调试.

大连市19756348529： 基于FPGA的数据采集系统研究 - ？
謇伏缩泉： 1,DS18B20应该送数字信号给FPGA,所以不用做AD转换了.但是有可能是串行数据(没看18B20的数据手册),可能需要在FPGA内部串并转换,一般温度传感器数据量不是很大,可以考虑存储在FPGA内部的BRAM内.FPGA内部有很多块的BRAM,每一路的传感器数据分别占用一块BRAM.BRAM的写入需要单片机来控制,这个就是多路选一路然后做时序配合. 2,读出的时候很多路的数据需要先做选择,单片机选出一路数据送到串口,由串口跟PC进行通讯.串口可以在FPGA内部实现,如果开发板上有就更简单. 3,开发板估计买不到带DS18B20的,但是应该会有带处理器和串口的,可以咨询下代理商的FAE.或者自己上ALTERA的网站上找找.

大连市19756348529： 基于fpga的数字逻辑电路的设计过程和传统数字逻辑电路设计的区别 - ？
謇伏缩泉： 前者通过专用软件对单片FPGA门阵列编程达到设计目的;后者通过运用数字逻辑器件进行电路设计实现设计目的.

大连市19756348529： 基于FPGA数字电压表要硬件怎么做?？
謇伏缩泉： FPGA本身就是硬件,FPGA是一种可编程逻辑门阵列,使用原理图法或者HDL语言进行设计、综合、下载,就可以实现具有一定功能的数字电路.数字电压表,主要用到ADC,需要用verilog或者VHDL编写一个ADC采样状态机,控制外部ADC,ADC转换结果可以存储在FPGA内部或者外部存储器,或者利用数码管、LCD等显示出来,数码管、LCD的驱动也是用Verilog或者VHDL编写的.FPGA为核心的设计实现了硬件设计的软件化,楼主可以搜索FPGA相关的基础知识,了解FPGA的开发流程、设计、综合以及仿真手段.

大连市19756348529： 基于FPGA的数字频率计需要那些元件 - ？
謇伏缩泉： 首先外围电路要对测量的波形整形成方波,注意整形后的电平是否兼容FPGA芯片,然后用FPGA计量单位时间内的脉冲个数(上升沿或下降沿)就行了,至于显示也可以用FPGA控制数码管或液晶来实现.