用verilog定义一个四位数阶乘运算的代码怎么写

用verilog定义一个四位数阶乘运算的代码怎么写~

公式:n!=n*(n-1)!
阶乘的计算方法
阶乘指从1乘以2乘以3乘以4一直乘到所要求的数。
例如所要求的数是4，则阶乘式是1×2×3×4，得到的积是24，24就是4的阶乘。
例如所要求的数是6，则阶乘式是1×2×3×..×6，得到的积是720，720就是6的阶乘。

module mac_4(
clk,data_in1,data_in2,date_out
);
input clk;
input [3:0] data_in1; //四位数的原码输入
input data_in2; //一位乘数输入
output [4:0] data_out; //数据输出

wire[4:0] data_out_r;
assign data_out_r = data_in1;
assign data_out = (data_in2==1'b1) ? data_outt_r<<1 : 0;
endmodule

公式:n!=n*(n-1)!
阶乘的计算方法
阶乘指从1乘以2乘以3乘以4一直乘到所要求的数。
例如所要求的数是4，则阶乘式是1×2×3×4，得到的积是24，24就是4的阶乘。
例如所要求的数是6，则阶乘式是1×2×3×..×6，得到的积是720，720就是6的阶乘。

---

兴业县15747118550： 在verilog里能不能像在matlab中一样做好一个函数,然后调用. 能详细说明一下吗?最好能举个简单的例子.谢谢 - ？
常瑞智杞： 能啊 下面是一个求阶乘的函数调用Verilog代码 module funct(clk,n,result,reset); output[31:0] result; input [3:0] n; input clk,reset; reg [31:0] result; always @(posedge clk) begin if(!reset) result else begin resultend end function[31:0] factorial; input[3:0] ...

兴业县15747118550： 在verilog实验中运用function函数实现阶乘怎么分析 - ？
常瑞智杞： 错在第18行:reg [3:0]i=1; 应该分着写:reg[31:0] i;begin之后写i = 1; function [31:0] factorial; input[3:0] pram_n; reg[3:0] i;//分开写 begin i = 1; factorial=pram_n?1:0; factorial=1; for(i=2;i<=pram_n;i=i+1) factorial=i*factorial; end endfunction 原因...

兴业县15747118550： 急求用Verilog HDL编写的4位乘法器程序 - ？
常瑞智杞： module mult(x,y,out); input [3:0] x; input [3:0] y; output [7:0] out; assign out=x*y; endmodule

兴业县15747118550： 用verilog语言实现两个四位数的原码一位乘 - ？
常瑞智杞： module mac_4(clk,data_in1,data_in2,date_out ); input clk; input [3:0] data_in1; //四位数的原码输入 input data_in2; //一位乘数输入 output [4:0] data_out; //数据输出wire[4:0] data_out_r; assign data_out_r = data_in1; assign data_out = (data_in2==1'b1) ? data_outt_r<<1 : 0; endmodule

兴业县15747118550： 急求,用Verilog语言,实现 一个 有符号整数与64相乘 - ？
常瑞智杞： reg [31:0] a ;//假设符号数a a={a[31],a[24:0],6'h0}; //实现a*64 ,低位补6个00,最高位是符号位不变.

兴业县15747118550： 帮我写个基于加法树的4位乘法器的verilog程序,带测试模块的.毕业设计急用,我十分谢谢大哥了. - ？
常瑞智杞： //// Description: //加法树乘法器(8位)// Module Name: mult// 该算法是实现是用加法表示乘法,用一个8选1 数据选择器来实现加法,再移位,// 累加,可得结果. 虽增加了若干个寄存器暂存数据,增加了资源消耗,但是提高了速度.module ...

兴业县15747118550： 自己写的两个4位二进制数移位相乘的Verilog HDL程序 不知错在哪…新人求指导？
常瑞智杞： 第一个问题: shiftb不是输出不应该定义为output 可以直接定义reg [7:0]shiftb 第二个问题: if(a[i]) begin shiftb=shiftb&lt;&lt;i;mu=mu+shiftb;end else begin shiftb=shiftb&lt;&lt;i;mu=mu+4'b0000;end 这个地方要先加,后左移,如果先左移了,就跟你...

兴业县15747118550： 编程计算下列表达式:s=1!+2!+3!+4!+……+ 10!(要求定义一个求阶乘的函数) - ？
常瑞智杞： int fun(int a){ if(a == 1): return 1; else: return a*fun(a-1); } main(){ int i,sum=0; for(i=1;i<=10;i++){ sum += fun(i); } printf(＂d%＂,sum); }

兴业县15747118550： 定义一个求阶乘的函数,然后计算1! - 2!+3! - 4!+5! - 6!+7! - 8!+9!.C语言问题 - ？
常瑞智杞： int fact(int n) {int m = 1;while(n>0){m*=n;n--;}return m; } int main() {int i, sum=0;for(i=1;i<=9;i++){if(i%2)sum+=fact(i);elsesum-=fact(i);}printf(＂1!容-2!+3!-4!+5!-6!+7!-8!+9!=%d\n＂, sum); }

兴业县15747118550： verilog HDL设计4*4矩阵键盘相乘... - ？
常瑞智杞： 没看明白你到底想问啥…… 根据你现在的这些资料,没法写代码的,只能大概给你说说思路.定义两个reg型变量,a和b,分别存储两次按键输入的数值(很可能是扫描输入的,如果是扫描方式的话,就像楼上说的一样),然后定义一个c,根据开发软件的不同,有的可以直接写c=a*b,有的必须要调用乘法核.计算完成后,需要查表确定显示输出方式(以七段数码管为例,要做出一个表格,标志着每个数字对应LED的每个管脚电平).一般来讲就是这样