Quartus II的编译器对verilog文件中的乘法和除法运算符是否可以进行综合？

quartus中对哪些verilog是支持可综合的，对哪些是不支持课综合的？~

来这里看http://quartushelp.altera.com/13.1/mergedProjects/hdl/vlog/vlog_list_support.htm
这里列出了所有的quartus ii支持或不支持综合的verilog语法，不过我觉得这个太繁杂没必要太关注。。一般的教材都会写哪些语法会被大部分的编译器支持的。写代码的时候别用太抽象的东西就行

导出BSF吧好像

Quartus II的编译器对verilog文件中的乘法和除法运算符是可以进行综合的，这些运算符综合后生成的RTL门级的乘法和除法电路就是AlteraIP核所提供的乘法和除法电路，而megaweizard中的进行设置的乘除法运算的模式其实也就是调用了这些IP核，所以这些运算符所需要的资源其实主要是跟你的Verilog代码中的描述相关的。
所以如果你根据你要进行的运算对于由megaweizard中生成的乘法和除法器文件，进行组合得到你想要的整个运算系统，你会发现由verilog代码描述的运算电路说需要的资源和由使用megaweizard生成的乘法和除法器组合而成的运算电路，他们所需要的资源几乎是相同的，不相同的应该也只是所使用到的寄存器的数量有些许差别，不知道帮到你没有

---

克拉玛依区18219447321： Quartus II的编译器对verilog文件中的乘法和除法运算符是否可以进行综合? - ？
爰怪小儿： Quartus II的编译器对verilog文件中的乘法和除法运算符是可以进行综合的,这些运算符综合后生成的RTL门级的乘法和除法电路就是AlteraIP核所提供的乘法和除法电路,而megaweizard中的进行设置的乘除法运算的模式其实也就是调用了这些IP...

克拉玛依区18219447321： 在quartusII中,输入了verilog程序后,怎么获得仿真图,具体步骤是什么? - ？
爰怪小儿： 1.编译通过2.新建波形文件3.添加、设置测试信号4、仿真

克拉玛依区18219447321： 如何用Quartus II对用Verilog HDL语言编写的源码进行仿真 - ？
爰怪小儿： 要使用QuartusII 进行仿真,首先进行代码编译.代码输入完成后,点击start compilation按钮开始编译,编译完毕后,点击新建按钮,新建一个WaveForm文件. 然后打开Node Finder,将Pin选择为 All,然后点击 find 按钮,将会将你的代码中的所有输入输出管脚都显示出来,用鼠标选择所有管脚,拖动到WaveForm文件的波形显示框中,每个管脚的状态就都出来了,在你想要输入的管脚上设置高低电平,完毕后,点击 Start Simulation 按钮开始仿真,结束后输出管脚会显示结果.

克拉玛依区18219447321： quartus中对哪些verilog是支持可综合的,对哪些是不支持课综合的? - ？
爰怪小儿： 来这里看http://quartushelp.altera.com/13.1/mergedProjects/hdl/vlog/vlog_list_support.htm 这里列出了所有的quartus ii支持或不支持综合的verilog语法,不过我觉得这个太繁杂没必要太关注..一般的教材都会写哪些语法会被大部分的编译器支持的.写代码的时候别用太抽象的东西就行

克拉玛依区18219447321： quartus ii reg和wire的区别 - ？
爰怪小儿： wire是连线,reg是寄存器 wire与reg的区别?什么时候用wire?什么时候用reg?简单来说硬件描述语言有两种用途:1、仿真,2、综合.对于wire和reg,也要从这两个角度来考虑.**************************************************************************...

克拉玛依区18219447321： quartus 选择哪个器件进行编译 - ？
爰怪小儿： QuartusII 是Altera公司开发的功能最强大的PLD编译工具,全面取代MAX+PLUS使用步骤:一、建立工程. 1、「File」→「New Project Wizard」开始新工程的建立设置.『NEXT』 2、指定project的路径,和project的名称,顶层文件的名称(...

克拉玛依区18219447321： QuartusIi软件,整体代码都是用VHDL语言写的,但是现在有一个模块是用verilog写的. - ？
爰怪小儿： 例化 或者 bdf那样 )原理图形式做也可以的

克拉玛依区18219447321： vivado和quartus中的verilog的语法格式一样吗 - ？
爰怪小儿： verilog是一致的,只是不同编译器可以综合的verilog语句有差异.

克拉玛依区18219447321： quartus II 11.0 下如何进行 vector waveform 波形仿真,需要具体步骤,谢谢. - ？
爰怪小儿： 第一步,创建波形仿真文件 第二部,创建好文件后就要保存好,一定要保存哦.然后对时间等进行一些设置 第三步,对输入信号进行赋值 第四步,创建仿真网表 然后就可以点击波形仿真按钮仿真了

克拉玛依区18219447321： 如何用Quartus II对以下Verilog HDL语言编写的源码进行仿真 ? - ？
爰怪小儿： 仿真的话QuartusII不是很好,可以用modelsim.如果是波形仿真的话新建一个波形文件,选择输入输出管脚,设定输入信号,保存然后仿真即可.