数字钟课程设计原理图以及制作方法

~ 设计原理及其框图：
1. 数字钟的构成
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图3-1所示为数字钟的一般构成框图。
(1) 晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
(2) 分频器电路
分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。
(3) 时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。
(4) 译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
(5) 数码管
数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管，本设计提供的为LED数码管。
2. 数字钟的工作原理
(1) 晶体振荡器电路
晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及精确性，从而保证了输出频率的稳定和准确。
晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。非门电路可选74HC00。
(2) 分频器电路
通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768(2^15)，即实现该分频功能的计数器相当于15级2进制计数器。常用的2进制计数器有74HC393等。
本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其内部框图如图3-3所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。
(3) 时间计数单元
时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。一般采用10进制计数器74HC390来实现时间计数单元的计数功能。为减少器件使用数量，可选74HC390，其内部逻辑框图如图2.3所示。该器件为双2—5-10异步计数器，并且每一计数器均提供一个异步清零端(高电平有效)。
秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB(下降沿有效)相连即可。CPA(下降没效)与1HZ秒信号输入相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。
秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。

---

印江土家族苗族自治县19233207885： 数电数字钟课程设计报告 - ？
植艺铿锵：[答案] 数字电子技术课程设计报告 题 目: 数字钟的设计与制作 学 年 学 期: 专 业 班 级: 学 号: 姓 名: 指导教师及职称:讲师 时 间: 地点: 设计目的 熟悉集成电路的引脚安排. 掌握各芯片的逻辑功能及使用方法. 了解面包板结构及其接线方法. 了解数...

印江土家族苗族自治县19233207885： 数字电子技术课程设计 - ------数字显示电子钟 - ？
植艺铿锵： 《数字钟设计报告》指导老师:姓名: 学号:电子设计一、 引言 大屏幕数字钟套件采用6位数字(二十四小时制)显示,格式为“时时:分分:秒秒”,电路板尺寸为330MM*70MM,是以前大屏幕数字钟的改进版,解决了以前大屏幕数字...

印江土家族苗族自治县19233207885： 求电子时钟课程设计方案,带程序原理图 - ？
植艺铿锵： 可以用6片74163,一片555,另外电容,电阻,7400与非门若干, 模60计数器设计方案: 用异步8421BCD码设计 74163的Q0 ,Q3端用与非门连到另一个163的脉冲信号输入端,同时它清零操作.与它相连的163计数到5的时候清零同时用与非门向下一个模60送入一个脉冲. 模24: 同步时序电路8421BCD码设计 ,模10的163在计数时另一个163要在保持状态,而在十位为2个位为3时两个163同时用与非门清零. 555产生脉冲的电路,网上应该可以搜到电路图的

印江土家族苗族自治县19233207885： 求数字钟电路课程设计(需要带图)？
植艺铿锵： 一、实验目的: 1、用中大规模集成电路设计出数字钟 2、掌握具有特殊进制的设计方法. 3、掌握计数,译码,显示设计. 二、实验任务: 1、用中规模集成电路设计一个数字钟的计数,译码,显示电路. 2、设计六十进制的秒计数器和分计...

印江土家族苗族自治县19233207885： 数字时钟课程设计怎么做? - ？
植艺铿锵： 数字钟制作报告册 实验目的:1:制作电子产品;2:练习焊接能力;3:掌握简单数字钟的制作和电路的分析能力. 实验器材设备和编号:17*电阻,石英晶体,3*电容,电解电容,4*三极管,数码管,74LS573,AT89C51. 实验基本原理: 实...

印江土家族苗族自治县19233207885： 数字时钟课程设计 - ？
植艺铿锵： 分和秒的计数器都用74LS160 60进制,时用74LS16012进制,这两种进制只是清零的时候不一样而已,前者是吧分和秒的十位位置0110中的11也就是QB QC牵出来经过NAND给CLEAR.后者是牵出小时十位的QA(0001中的1)和个位的QB(0010中的1).计数器输出端接七段译码器74LS48D,输出后接显示器,显示器可用数码管(与74LS160匹配的是共阴极的).秒脉冲用32768晶振经过14级分频(cd4060)加74LS74,秒脉冲提供给秒个位的CLK. 校正电路用单刀双掷开关连接原有的计数器的CLK与校时信号(自己加的信号).

印江土家族苗族自治县19233207885： 我们要做一个课程设计 是关于数字电子时钟的 您能帮帮我么 - ？
植艺铿锵： 数字电子钟的设计(由数字IC构成) 一、设计目的1. 熟悉集成电路的引脚安排.2. 掌握各芯片的逻辑功能及使用方法.3. 了解面包板结构及其接线方法.4. 了解数字钟的组成及工作原理.5. 熟悉数字钟的设计与制作. 二、设计要求1.设计指标 ...

印江土家族苗族自治县19233207885： 数字钟设计电路图 - ？
植艺铿锵： 24进制那段 你分两部分显示 一个显示高位 一个低位 组成24进制计数器 十位为2 个位为4时进位 并且同步清零 这样就能达到 应该采用整体反馈清零

印江土家族苗族自治县19233207885： 电工数字钟课程设计 电路图 详细一点啊 - ？
植艺铿锵： 设计太有针对性,很难找到,找到一个也是数字钟的:本设计采用 89C51 进行 24 小时计时并显示.要求其显示时 间范围是 00:00:00~23:59:59,具备有时分秒校准功能.数字钟上面要带有 闹钟,闹钟与时钟之间能随时切换,闹钟具备时分秒设置功能.设计的详细资料在图片上的网站搜“带整点报时与闹钟功能的数字钟设计,附设计框图,电路图,C语言源程序.元器件清单”,希望能对你有点用吧..一到课程设计的时候就让人头疼....

印江土家族苗族自治县19233207885： 电子时钟设计 - ？
植艺铿锵： 新手 拿分来了 什么都不会 只会单片机 一功能模、设计指标: 1. 显示时、分、秒. 2. 可以24小时制或12小时制. 3. 具有校时功能,可以对小时和分单独校时,对分校时的时候,停止分向小时进位.校时时钟源可以手动输入或借用电路中的时钟...