ise中verl中uart的发送装置怎么设置

ise中verl中uart的发送装置怎么设置~

你要把你的问题说清楚才可以呀~否则别人没法帮助你的！
在百度提问页面的顶端可以看到“我要提问”这个选项，在提问输入框中输入您的问题，或直接点击“我要提问”进入提问页，在这里您需要描述清楚您的问题，为更好地得到答案，您可以通过文字、截图，对问题进行更详细的描述并悬赏，然后把你疑惑的问题提交，就可以啦！
如果您对我的回答有不满意的地方，还请您继续追问；
答题不易，互相理解，互相帮助！

UART一般是指异步串行通信协议，计算机屁股后面的9针串口就是以这种协议通信的。是应用于计算机和其他外部设备的通信的。但现在一般的手机都用USB来通信，很少用串口通信的了，不知道你的是那款手机。不过我的联想i909也有这个设置，至今也没弄清它能干啥！

　　VHDL 实现UART ：发送器调试模块
　　转载本片博文主要讲述把分频器和发送器模块组合成一个可用的发送器，即可以通过该发送器，实现pc机接收信息，而FPGA发送信息。

　　用xilinx公司的软件ISE10.1编译，编写ucf文件，使FPGA要发送的信息和8个按钮相对应，布局布线，把编译好的程序下载到FPGA中，利用串口调试工具，频率设置成115200，设置成十六进制，设置8个按钮为：10000110。在串口调试工具中会看到：86

　　library IEEE;
　　use IEEE.STD_LOGIC_1164.ALL;
　　use IEEE.STD_LOGIC_ARITH.ALL;
　　use IEEE.STD_LOGIC_UNSIGNED.ALL;
　　---- Uncomment the following library declaration if instantiating
　　---- any Xilinx primitives in this code.
　　--library UNISIM;
　　--use UNISIM.VComponents.all;
　　entity TopTransfer is
　　Port ( clk100mhz : in STD_LOGIC; -- FPGA的时钟
　　reset : in STD_LOGIC; -- 总reset, = '1'时复位
　　xmit_cmd_p : in STD_LOGIC; -- 传输命令, = '1' 开始准备传输
　　txdbuf_in : in STD_LOGIC_VECTOR (7 downto 0); -- 传输数据缓冲区,存放待传送的数据
　　txd_out : out STD_LOGIC; -- 发送数据(Transmitted Data,TXD),通过TXD串行发送数据
　　txd_done_out : out STD_LOGIC); -- 数据发送完毕信号,也是标志位,没有控制作用,在停止位后变化. <= '1' 表示数据发送完毕
　　end TopTransfer;
　　architecture Behavioral of TopTransfer is
　　--signal iSendCmd : STD_LOGIC ; -- 保存发送命令,使发送命令值保持 67 个125MHZ时钟周期,即115200/9600HZ的16个时钟周期,作用:在125MHZ信号下,使很短的发送命令都可以得到执行
　　--shared variable iSendCnt : INTEGER := 0; -- 发送命令计数器,
　　component baud -- 分频元件
　　Port(
　　clk :in STD_LOGIC; -- 待分频时钟
　　resetb :in STD_LOGIC; -- RESET 信号, <= '1' 有效
　　bclk :out STD_LOGIC -- 分频后时钟输出
　　);
　　end component;
　　component transfer -- TRANSFER 元件
　　Port(
　　bclkt : in STD_LOGIC; -- 100MHZ的分频
　　resett : in STD_LOGIC; -- RESET OF COMPONENT,<= '1' 有效
　　xmit_cmd_p : in STD_LOGIC; -- 传输命令信号,
　　txdbuf : in STD_LOGIC_VECTOR (7 downto 0); -- 发送数据缓冲区
　　busy : buffer std_logic;
　　txd : out STD_LOGIC; -- TXD IN TRANSFER
　　txd_done : out STD_LOGIC -- 数据发送完毕信号,也是标志位,没有控制作用,在停止位后变化. <= '1' 表示数据发送完毕
　　);
　　end component; -- END OF TRANSFER
　　signal b : std_logic;
　　-- 顶层映射
　　u1:
　　baud port map( clk => clk100mhz,
　　resetb => reset,
　　bclk => b
　　);
　　u3:
　　transfer port map(
　　bclkt => b,
　　resett => reset,
　　xmit_cmd_p => xmit_cmd_p,
　　txdbuf => txdbuf_in,
　　txd => txd_out,
　　txd_done => txd_done_out
　　);
　　end Behavioral;

---

陈巴尔虎旗17631592582： Xilinx ise 怎样进行元件例化 - ？
雍削甲硫： 我举例给你说明吧,虽然你的问题问了这么久都没人来回答.比如,我现在要用xilinx ISE做一个UART(异步串行接口)的verilog项目.其中分了三个模块:数据发送模块、数据接收模块、波特率产生模块.三个模块单独写完后,测试无误,现...

陈巴尔虎旗17631592582： ISE 水质参数计算中各符号的意义 - ？
雍削甲硫： ISE,污染物排序指标(用于预测水质参数的筛选) Cp,污染物排放浓度MG/L Qp,废水排放量M3/S Cs,污染物排放标准MG/L Ch,河流上游污染物浓度MG/L Qh,河流流量M3/S ISE越大 ,说明该项水质参数的影响越大 转自: 环评爱好者 http://www.eiafans.com/thread-31-1-1.html

陈巴尔虎旗17631592582： xilinx - ISE波形仿真,在process选项中只有modelsim simulator 没有他自己的ISE simulator - ？
雍削甲硫： 1.在文件树窗口'sources'中找到FPGA芯片(例如'xc3s500e-5pq208')上点击右键,选择属性'properties'.弹出project properties对话框.2.在对话框中将Simulator中选择,ISE Simulator (VHDL/Verilog).3.关闭对话框就OK了.

陈巴尔虎旗17631592582： 初学ISE开发FPGA遇到点问题,希望高手可以帮忙解惑. - ？
雍削甲硫： 1、speed是指在同一型号的FPGA有不同速度等级的,FPGA的spec会讲到,这个对你的程序一般不会有影响;2、ISE 的程序烧录是采用Xilinx iMPACT来完成的,没有集成到ISE内,至于那个FLASH的型号,你不要选择,打开iMPACT,连接FPGA与电脑,然后新建工程,自动就可以扫描到你的FPGA和FLASH型号,这个时候你就可以选择烧录FPGA还是FLASH了;3、vhdl-93和vhdl-200x是两种不同的语言版本,vhdl-200x提供了一些新的关键字定义,有兴趣的话可以研究下.希望能帮到你.

陈巴尔虎旗17631592582： 如何用ISE软件将verilog语言编写的程序转换为电路图?谢谢! - ？
雍削甲硫： 电路图?你是说RTL级图么?可以在综合下面的分类中找到这一选项,点synthesize前面的+号,下面有View RTL Schematic,双击后弹出一个向导,选择第一项,然后把弹出窗口的所有+号都打开,选中所有内容,点add,然后就可以create schematic了

陈巴尔虎旗17631592582： 如何在xilinx sdk软件中写嵌入式裸跑程序 - ？
雍削甲硫： 先建立一个project,建立的时候可以选择建立什么样的,如通过UART通信发送一个“helloworld”回电脑,或者peripheral检测板子上的外围是否能正常工作,main函数在testperiph...

陈巴尔虎旗17631592582： 怎样在ISE软件中用verilog 语言进行连线 - ？
雍削甲硫： 你的意思是将连个端口连接起来么?如果是这样的话,可以在顶层模块中声明一个wire型变量 然后用模块调用连接,模块调用应该会吧,把固定的端口对应上就ok啦 例: wire a_connet_b; A_module m1(.a(a_connet_b), ...); B_module m2(.b(a_connet_b), ...); 其中a ,b分别是A_module和B_module中的信号端口;如果不是模块之间的信号,直接assign 就可以了.仅供参考!!!

陈巴尔虎旗17631592582： 如何编译QuestaSim仿真中用到的Xilinx仿真库 - ？
雍削甲硫： ModelSim可以直接编译和添加Xilinx的库,目前的ise中(在开始菜单xilinx工具下找吧)直接有使用ModelSim编译库的工具.

陈巴尔虎旗17631592582： 使用verilog写的代码,在ISE综合时产生的警告中FSM - FFd6是什么意思 - ？
雍削甲硫： 因为你的逻辑中,不会用到state_2这一位,综合器发现他永远是0,就给优化掉了.ffd是D触发器.

陈巴尔虎旗17631592582： ISE滤波器设计 要求运用ise设计可重载低通滤波器 - ？
雍削甲硫： 在fdatool里面计算出的滤波器参数基本都是小数,所以需要量化为整数才能在ISE中实现.可以对参数进行一个有符号的扩大就可以了.如0.5扩大2^10次方,就用0.5*2^10计算出一个值再二进制一下就可以了.个人觉得在ISE里面设计滤波器和在maltab中没什么两样.滤波器主要就是延时和乘法运算.在ISE里面通过时钟控制延时,延时之后再和相应的参数相乘最后结果相加就可以了.