用74238四位加法器和门电路设计一个四位二进制减法电路。
作者&投稿：始蝶 （若有异议请与网页底部的电邮联系）
用74238四位加法器和门电路设计一个四位二进制减法电路。
【答案】：用4位二进制并行加法器设计一个4位二进制并行加法\/减法器. 解 设A和B分别为4位二进制数，其中A=a4a3a2a1为被加数(或被减数)，B=b4b3b2b1为加数(或减数)，S=s4s3s2s1为和数(或差数)。并令M为功能选择变量，当M=0时，执行A＋B；当M=1时，执行A－B。减法采用补码运算。 可用...
湛念尿塞：[答案] 首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器. 全加器有3个输入端:a,b,ci;有2个输出端:s,co. 与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7). 这里可以把3-8译码器的3个数据输入端当...
会理县18696198318： 用4位并行加法器74283和适当的门电路设计一个加/减运算电路.当控制信号M=1时,电路实现两输入信号相加,当控制信号M=0时,电路实现两输入信号相减. - ？
湛念尿塞：[答案] 加的用and门,减的用or门就可以了
会理县18696198318： 设计一个一位余3码的加法电路,选用四位二进制加法器74ls283 - ？
湛念尿塞： 这很简单,用两个74ls283和一个四位二进制计数器,第一个74ls283四个输出端接接第二个74ls283输入端a1,a2,a3,a4,将第二个四位二进制计数器调成Q1,Q2,Q3,Q4,分别为0011既3了,并将其对应回接到74ls283另四个输入端b1,b2,b3,b4,这样第一个74ls283运算时第答二个74ls283就是对应的余3码了.
会理县18696198318： 设计一位全加器 ,74ls138 +2个四输入与非门构成的全加器,用vhdl语言设计程序. - ？
湛念尿塞： ENTITY adder IS PORT(a,b,c: IN bit; s,c0: OUT bit); END adder; ARCHITECTURE one OF adder IS SIGNAL y_n:bit_vector(7 DOWNTO 0); BEGIN decoder:PROCESS(a,b,c) VARIABLE y:bit_vector(7 DOWNTO 0); BEGIN y := (OTHERS => '1'); ...
会理县18696198318： 一个四位二进制减法计数器的起始值为1001,经过100个时钟脉冲作用...？
湛念尿塞： 你直接加这个数的补码就可以实现减法运算了. 如:00000101-00000001=00000101+10000001=00000100+01111111=00000100 最高位是符号位0为正1为负,10000001的补码为01111111.
会理县18696198318： 急求74LS83全加器工作原理以及电路 - ？
湛念尿塞： 它的原理就是完成了两个4位二进制数的相加,同时会想高位产生出一个并行的进位信号.其电路结构可以参照74LS283,二者的功能表都是一样的.
会理县18696198318： (数电)怎样设计二进制4位减法器 - ？
湛念尿塞： 我的回答是: 用4位二进制并行加法器设计一个4位二进制并行加法/减法器. 解 设A和B分别为4位二进制数,其中A=a4a3a2a1为被加数(或被减数),B=b4b3b2b1为加数(或减数),S=s4s3s2s1为和数(或差数).并令M为功能选择变量,当M=0时,执行A+B;当M=1时,执行A-B.减法采用补码运算. 可用一片4位二进制并行加法器和4个异或门实现上述逻辑功能.具体可将4位二进制数A直接加到并行加法器的A4、A3、A2和A1输入端,4位二进制数B通过异或门加到并行加法器的B4、B3、B2和B1输入端.并将功能选择变量M作为异或门的另一个输入且同时加到并行加法器的C0进位输入端
会理县18696198318： 利用74LS283设计二——十进制加法器电路,求电路图 - ？
湛念尿塞： 图的右边6个器件为74LS283
会理县18696198318： 全加器用集成门电路组成的四位加法器的设计,这样的课程设计怎么设计呀? - ？
湛念尿塞： 告诉你一个取巧的办法:你下载一个74LS283或其它全加器的资料(PDF),找到它的内部逻辑图,把它和四位加法器相比较,稍加改变,使它适合你的题目要求就行了.当然,你要看懂它.
