若D触发器的D端连在非Q端上，经过101个脉冲作用之后。其次态为0，则现态为多少。
回答一下前两题吧：
1、奇校验位的作用是：
假设b1,b2,b3,b4中有偶数个1，则校验位补1；
假设b1,b2,b3,b4中有奇数个1，则校验位补0；
目的就是将数据加上校验位后补成共有奇数个1，接收端逻辑永远只要判断一个字节是否有奇数个1就可以知道有没有接受正确数据。
所以选B。
2、这个序列可以看成共7个1bit的状态，并且不能精简成2个4bit序列的重复了。
3个触发器能产生2的3次方=8个状态，即可满足。
Q1(n+1)=^Q2n
Q2(n+1)=Q1n;
那三个时钟之后
选C咯。10
分立器件实现逻辑门电路 徒手撸CPU(四)D触发器 D-Flip-Flop
在理解了RS触发器的基础上，我们来深入探讨D触发器，它是逻辑门电路中至关重要的组成部分，可以类比为CPU中的寄存器单元。D触发器，即D-Flip-Flop，其核心在于通过一个D（Data）输入端，结合一个时钟信号CLK，实现了数据的存储和读取。与RS触发器不同，D触发器避免了RS同时为1或0的不确定状态，通过...
三个D触发器怎么连线?
Q2、Q3，设一个A的数据输入端，一个输出量Y，画出状态图、真值表、再根据卡罗图求出Q1、Q2、Q3的输出表达式，再根据D的特征方程Q（n+1）=D化简，一步步来就可以得出原理表达式，有了表达式就可以画出原理图。3个D触发器可以构成3位二进制计数器，计数范围0~7，因此其模为8。
JK触发器改D触发器应如何改?
首先你得知道JK触发器和D触发器的逻辑功能，D触发器呢，当时钟信号一到Q端状态跟随D端状态，就是Q=D，无论触发方式如何只要满足这个特性就是D触发器，特性方程：Q*=D；JK触发器呢，当J≠K时，时钟信号一到，J为置1端，K为置0端，当J=K=0时，时钟信号一到，保持原状态，当J=K=1时，时钟...
哪个触发器可以利用其翻转特性来计数
将D触发器的反向输出端\/Q与输入D相连，触发器输入时钟信号，就是一个1BIT的二进制计数器。1BIT二进制计数器的输出Q作为下一个同样连接的D触发器的时钟输入，即可实现计数器级联，N个D触发器依次级联，就构成了N位二进制计数器。触发器 也可用于强制引用完整性，以便在多个表中添加、更新或删除行时...
图中的D触发器电路是什么意思?
D触发器的输出由数据端D决定，表达式是Qn+1 =Dn，就是下一个时钟脉到来时Q端的数据就是当前D端的数据。如当前Q=0，D=1，下个时钟脉冲来时就变成Q=1。把Q非和D连起来，触发器就每来一个时钟脉冲，Q就翻转一次，成为时钟脉冲的二分频器。图中有错，Q端不能有结点，Q和Q非不能连起来。
如何用触发器设计计数器?
先将2个JK触发器接成同步4进制加法计数器，再改成3进制加法器。置数法：数据输入道端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。这两种方法都是用的40192的加计数器。二进制一个，一个脉冲触发器的状态翻转。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。选用D触发器。
利用D触发器设计4分频电路,设计步骤自拟
用两个D触发器，一个的输出端与另一个的cp相连，每一个的反相输出接回D端，即构成4分频
用D触发器做四进制计数器,加急啊!
取一个 D 触发器，把 \/Q 接到 D 端，这样接上之后，CP 每来一个脉冲，Q 就会反转一次。用这样的电路，两个级连，即为四进制计数器。
如何用一个d触发器和反相器实现二分频器电路
如果输入信号是正方波，连反相器都可以不用，直接把D触发器的反相输出接到D端即可。如果输入信号是正弦波，那么用反相器作为整形电路，把正弦波转换成正方波即可。
寄存器结构及工作原理
好我们假设在这一次按动快门时左边显示器上的画面是稳定的，现在我们来按动快门，再过一秒钟，这次采样的信号就被送到了输出端。这就是一个D触发器简单的工作原理。我们再来看一看两个D触发器相连的情况，左边这个A相机就是第一个触发器，它的输出连到了右边这个B相机的输入，我们还是用同样的约定，...
苍隶安得： 答:异步置1有效SD 和RD 接至基本RS 触发器的输入端,它们分别是预置和清零端,低电平有效.当SD=0且RD=1时,不论输入端D为何种状态,都会使Q=1,Q非=0,即触发器置1;当SD=1且RD=0时,触发器的状态为0,SD和RD通常又称为直...
河西区18961445631： 数字逻辑题目.....跪求 - ？
苍隶安得： 首先,D触发器的功能是,当CP脉冲上升沿到来时,输出端Q输出的状态与D的状态相同.假如第一个D触发器的D端输入是0,那么根据D触发器的功能,第二个D触发器的D端输入也是0,第三个也是0,但是,当第三个的D端是0时,那么输出端非Q的输出就应该是1,与假设的0冲突,所以有挂起.解决:在第三个D触发器的非Q输出端接一个非门.以上的就是我的见解,不一定正确的哦
河西区18961445631： 如何做到当一个高电平出现时继电器开,再当高电平出现时继电器关?请给电路图 - ？
苍隶安得： 把高电平加到D触发器的CP端,D端与反向输出端Q非连接,Q输出端接一个电阻,再控制一个NPN型三极管,继电器接在集电极与电源之间.
河西区18961445631： 下图为由下降沿触发的D触发器构成的某时序电路的状态表 - ？
苍隶安得： (1) 3个触发器 (2) 111→ 110↓101→100→011→010→001→000↑ ↓￣￣￣￣￣￣￣￣￣￣￣￣ (3) 有上述状态图可知,可以自启动.是一个六进制的减法计数器. (4)这里列出状态图,你自己画时序图. 注意在时钟CP下降延时触发器的状态才变化. 000→101→100→011→010→001→000→101→100→011→010→001
河西区18961445631： 将D触发器和J—K触发器转换成T'触发器的功能表达式和实验电路图 - ？
苍隶安得： D触发器转换成T'触发器:只要把D端和Q非端连起,就可以实现来一次CP时钟脉冲翻转一次的电路. 而JK触发器转换成T'触发器:把J、K端连起且保持输入高电平“1”就可以同样的时钟脉冲翻转一次的电路.
河西区18961445631： 为什么触发器可以组成时序逻辑电路 - ？
苍隶安得： 这个问题应该怎么说呢,通俗的来讲触发器也是由“逻辑门”和导线组成的,其实触发器完完全全可以看成是一个组合逻辑电路,只不过逻辑电路的输入信号变成了激励,比如说J-K触发器的JK端.当JK出现不同组合的时候这个逻辑电路就会输...
河西区18961445631： ,“Count8(1)”是几分频输出?“Count8(0)” 是几分频输出? - ？
苍隶安得： ALE输出时钟的6分频(也可能是2分频,记不太清了)信号,但不一定“准”,因为每当指令访问外部总线时会少一个脉冲.单个D触发器将Q非连到D端,可以构成一个2分频器.
河西区18961445631： 图中的D触发器电路是什么意思? - ？
苍隶安得： 这是开关电源的脉宽调制芯片,如TL494或SG3524这类.其中你画红圈的就是你所说的D触发器.D触发器的输出由数据端D决定,表达式是Qn+1 =Dn,就是下一个时钟脉到来时Q端的数据就是当前D端的数据.如当前Q=0,D=1,下个时钟脉冲来时就变成Q=1.把Q非和D连起来,触发器就每来一个时钟脉冲,Q就翻转一次,成为时钟脉冲的二分频器.图中有错,Q端不能有结点,Q和Q非不能连起来.
河西区18961445631： 求一个简易触发电路的设计 - ？
苍隶安得： 最简单可用4个电阻,构成触发器. 将接电机+-极的两个点通过电阻接到两个按钮处,按钮处接下拉电阻,就形成了触发器.这样可在按钮松开后灯的亮或灭可以保持. 电阻的大小和接发要视你的电路具体情况而定,你发图来可以帮你算一下. 然后用一个小继电器(大约2块钱一个的那种就行),将继电器线圈接在电机+和电源之间,继电器接220v和灯泡.
