半导体封装测试的高级封装实现封装面积最小化

半导体封装测试的形式~

半导体器件有许多封装形式，按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技术指标一代比一代先进。总体说来，半导体封装经历了三次重大革新：第一次是在上世纪80年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第二次是在上世纪90年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第三次革新的产物，其目的就是将封装面积减到最小。

半导体，指常温下导电性能介于导体与绝缘体之间的材料。半导体在收音机、电视机以及测温上有着广泛的应用。如二极管就是采用半导体制作的器件。半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。
所谓封装测试其实就是封装后测试,把已制造完成的半导体元件进行结构及电气功能的确认，以保证半导体元件符合系统的需求的过程称为封装后测试。半导体是指一种导电性可受控制，范围可从绝缘体至导体之间的材料。无论从科技或是经济发展的角度来看，半导体的重要性都是非常巨大的。

扩展资料：
半导体封装测试过程：
封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后，被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板架的小岛上，再利用超细的金属（金、锡、铜、铝）导线或者导电性树脂将晶片的接合焊盘（Bond Pad）连接到基板的相应引脚（Lead）,并构成所要求的电路。
然后再对独立的晶片用塑料外壳加以封装保护，塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、电镀（Plating）以及打印等工艺。
封装完成后进行成品测试，通常经过入检（Incoming）、测试（Test）和包装（Packing）等工序，最后入库出货。典型的封装工艺流程为：划片 装片 键合 塑封 去飞边 电镀 打印 切筋和成型 外观检查 成品测试 包装出货。
参考资料来源：百度百科-半导体
参考资料来源：百度百科-封装测试
参考资料来源：百度百科-半导体封装测试

几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍，但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平，所以就在原来的封装名称下冠以芯片级封装以用来区别以前的封装。就目前来看，人们对芯片级封装还没有一个统一的定义，有的公司将封装本体面积与芯片面积之比小于2的定为CSP，而有的公司将封装本体面积与芯片面积之比小于1.4或1.2的定为CSP。目前开发应用最为广泛的是FBGA和QFN等，主要用于内存和逻辑器件。就目前来看，CSP的引脚数还不可能太多，从几十到一百多。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。
CSP封装具有以下特点：解决了IC裸芯片不能进行交流参数测试和老化筛选的问题；封装面积缩小到BGA的1/4至1/10；延迟时间缩到极短；CSP封装的内存颗粒不仅可以通过PCB板散热，还可以从背面散热，且散热效率良好。就封装形式而言，它属于已有封装形式的派生品，因此可直接按照现有封装形式分为四类：框架封装形式、硬质基板封装形式、软质基板封装形式和芯片级封装。 20世纪80年代初发源于美国，为解决单一芯片封装集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上组成多种多样的电子模块系统，从而出现多芯片模块系统。它是把多块裸露的IC芯片安装在一块多层高密度互连衬底上，并组装在同一个封装中。它和CSP封装一样属于已有封装形式的派生品。
多芯片模块具有以下特点：封装密度更高，电性能更好，与等效的单芯片封装相比体积更小。如果采用传统的单个芯片封装的形式分别焊接在印刷电路板上，则芯片之间布线引起的信号传输延迟就显得非常严重，尤其是在高频电路中，而此封装最大的优点就是缩短芯片之间的布线长度，从而达到缩短延迟时间、易于实现模块高速化的目的。 此封装形式的特点是引脚全部在两边，而且引脚的数量不算多。它的封装形式比较多，又可细分为SOT、SOP、SOJ、SSOP、HSOP及其他。
SOT系列主要有SOT-23、SOT-223、SOT25、SOT-26、SOT323、SOT-89等。当电子产品尺寸不断缩小时，其内部使用的半导体器件也必须变小，更小的半导体器件使得电子产品能够更小、更轻、更便携，相同尺寸包含的功能更多。SOT封装既大大降低了高度，又显著减小了PCB占用空间。 QFP是由SOP发展而来，其外形呈扁平状，引脚从四个侧面引出，呈海鸥翼(L)型，鸟翼形引脚端子的一端由封装本体引出，而另一端沿四边布置在同一平面上。它在印刷电路板(PWB)上不是靠引脚插入PWB的通孔中，所以不必在主板上打孔，而是采用SMT方式即通过焊料等贴附在PWB上，一般在主板表面上有设计好的相应管脚的焊点，将封装各脚对准相应的焊点，即可实现与主板的焊接。因此，PWB两面可以形成不同的电路，采用整体回流焊等方式可使两面上搭载的全部元器件一次键合完成，便于自动化操作，实装的可靠性也有保证。这是目前最普遍采用的封装形式。
此种封装引脚之间距离很小、管脚很细，一般大规模或超大规模集成电路采用这种封装形式。其引脚数一般从几十到几百，而且其封装外形尺寸较小、寄生参数减小、适合高频应用。该封装主要适合用SMT表面安装技术在PCB上安装布线。但是由于QFP的引线端子在四周布置，且伸出PKG之外，若引线间距过窄，引线过细，则端子难免在制造及实装过程中发生变形。当端子数超过几百个，端子间距等于或小于0.3mm时，要精确地搭载在电路图形上，并与其他电路组件一起采用再流焊一次完成实装，难度极大，致使价格剧增，而且还存在可靠性及成品率方面的问题。采用J字型引线端子的PLCC等可以缓解一些矛盾，但不能从根本上解决QFP的上述问题。由QFP衍生出来的封装形式还有LCCC、PLCC以及TAB等。
此封装的基材有陶瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分，当没有特别表示出材料时，多数情况为塑料QFP。塑料QFP是最普及的多引脚LSI封装。QFP封装的缺点是：当引脚中心距小于0.65mm时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP品种。 芯片的四周均有引脚，其引脚数一般都在100以上，而且引脚之间距离很小，管脚也很细，一般大规模或超大规模集成电路采用这种封装形式。用这种形式封装的芯片，必须采用表面安装设备技术(SMT)将芯片边上的引脚与主板焊接起来。PQFP封装适用于SMT表面安装技术在PCB上安装布线，适合高频使用，它具有操作方便、可靠性高、芯片面积与封装面积比值较小等优点。
带引脚的塑料芯片载体PLCC。它与LCC相似，只是引脚从封装的四个侧面引出，呈丁字形，是塑料制品。引脚中心距1.27mm，引脚数从18到84。J形引脚不易变形，比QFP容易操作，但焊接后的外观检查较为困难。它与LCC封装的区别仅在于前者用塑料，后者用陶瓷，但现在已经出现用陶瓷制作的J形引脚封装和用塑料制作的无引脚封装。
无引脚芯片载体LCC或四侧无引脚扁平封装QFN。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。由于无引脚，贴装占有面积比QFP小，高度比QFP低，它是高速和高频IC用封装。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解，因此电极触点难于做到QFP的引脚那样多，一般从14到100左右。材料有陶瓷和塑料两种，当有LCC标记时基本上都是陶瓷QFN，塑料QFN是以玻璃环氧树脂为基板基材的一种低成本封装。 BGA封装经过十几年的发展已经进入实用化阶段，目前已成为最热门的封装。
随着集成电路技术的发展，对集成电路的封装要求越来越严格。这是因为封装关系到产品的性能，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的交调噪声Cross-Talk Noise现象，而且当IC的管脚数大于208脚时，传统的封装方式有其难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片皆转而使用BGA封装。BGA一出现便成为CPU、高引脚数封装的最佳选择。BGA封装的器件绝大多数用于手机、网络及通信设备、数码相机、微机、笔记本计算机、PAD和各类平板显示器等高档消费市场。
BGA封装的优点有：1.输入输出引脚数大大增加，而且引脚间距远大于QFP，加上它有与电路图形的自动对准功能，从而提高了组装成品率；2.虽然它的功耗增加，但能用可控塌陷芯片法焊接，它的电热性能从而得到了改善，对于集成度很高和功耗很大的芯片，采用陶瓷基板，并在外壳上安装微型排风扇散热，从而可达到电路的稳定可靠工作；3.封装本体厚度比普通QFP减少1/2以上，重量减轻3/4以上；4.寄生参数减小，信号传输延迟小，使用频率大大提高;5.组装可用共面焊接，可靠性高。
BGA封装的不足之处：BGA封装仍与QFP、PGA一样，占用基板面积过大；塑料BGA封装的翘曲问题是其主要缺陷，即锡球的共面性问题。共面性的标准是为了减小翘曲，提高BGA封装的特性，应研究塑料、粘片胶和基板材料，并使这些材料最佳化。同时由于基板的成本高，而使其价格很高。 它与BGA封装的区别在于它减少了芯片的面积，可以看成是超小型的BGA封装，但它与BGA封装比却有三大进步：由于封装本体减小，可以提高印刷电路板的组装密集度；芯片与基板连接的路径更短，减小了电磁干扰的噪音，能适合更高的工作频率；具有更好的散热性能。
微型球型矩阵封装mBGA。它是BGA的改进版，封装本体呈正方形，占用面积更小、连接短、电气性能好、不易受干扰，所以这种封装会带来更好的散热及超频性能，但制造成本极高。

---

新邱区15136177828： 封装技术的半导体封装技术 - ？
叱干炒清热： 半导体器件有许多封装形式,按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类.从DIP、SOP、QFP、PGA、BGA到CSP再到SIP,技术指标一代比一代先进.总体说来,半导体封装经历了三次重大革新:第一次...

新邱区15136177828： 半导体封测是什么 ？
叱干炒清热： 半导体封测,主要分为两个部分,一个是封装环节,而另一个就是测试环节.封测就是整个半导体的下游环节,别小看这个环节,如果一块不合格的芯片装到了手机、汽车...

新邱区15136177828： 半导体封装工艺流程是怎样的? - ？
叱干炒清热： DP:digital power,数字电源; DA:die attach, 焊片; FC:flip chip,倒装. 半导体封装简介: 1、半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成.半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯...

新邱区15136177828： 半导体封装测试的插入式封装主要针对中小规模集成电路 - ？
叱干炒清热： 引脚插入式封装.此封装形式有引脚出来,并将引脚直接插入印刷电路板中,再由浸锡法进行波峰焊接,以实现电路连接和机械固定.由于引脚直径和间距都不能太细,故印刷电路板上的通孔直径、间距乃至布线都不能太细,而且它只用到印刷...

新邱区15136177828： 半导体封装测试方面,都需要用到哪些设备 - ？
叱干炒清热： 1. 基本封装设备: B/G: 磨片 lamination:贴膜 DA: 贴片 W/B:打线 Mold:塑封 marking:打印 S/G:切割 2. 基本测试设备: B/I 设备: 对产品进行信赖性评价 test设备: 对产品进行电性测试; LIS: 对产品外观进行检查

新邱区15136177828： 半导体封装,半导体封装是什么意思 - ？
叱干炒清热： 半导体封装简介:半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成.半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程.封装过程为:来自晶圆前道工艺的晶圆通过划片工艺后,被切割为...

新邱区15136177828： 什么是SMT,DIP?它的制作流程和注意事项? - ？
叱干炒清热： 一、SMT1. SMT贴片加工(Surface Mount Mechnology) 表面装贴技术 2. 加工流程 单面板生产流程 a 供板 b 印刷锡浆 c贴装SMT元器件 d 回流焊接 e 自动光学外观检查 f FQC检查 g QA抽检 h 入库 3. 注意事项 (1)组件 & PCB烘烤组件:BGA...

新邱区15136177828： 半导体封装的简介 - ？
叱干炒清热： 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成.塑封之后,还要进行一系列操作,如后固化(Post Mold Cure)、切筋和成型(Trim&Form)、电镀(Plating)以及打印等工艺.典型的封装工艺流程为:划片 装片 键合 塑封 去飞边 电镀 打印 切筋和成型 外观检查 成品测试 包装出货.

新邱区15136177828： 电子封装测试是什么? - ？
叱干炒清热： 电子封装测试指的是对电子封装产品进行相应的检测,从而查找故障并予以解决.方法主要是把产品中模块进行对应的引到其他的电子芯片上,然后对每个模块进行检查,直到找到故障的模块并查找原因.这是对故障产品进行检测,另外对封装产品的可靠性检测是采用相应的检测设备对产品进行物理撞击,化学腐蚀,恶劣环境的适应等等来判断电子封装产品的可靠安全性.

新邱区15136177828： 半导体为什么要进行final test - ？
叱干炒清热： 封测应该是两道工序:封装和测试. 封装是把电路(die)用塑料封起来,外部只留接触的pin脚. 测试,也叫FT(final test)区别于WS(wafer sorting),目的是最后出厂时保证你这个产品的性能满足设计要求的.