D触发器的工作原理及状态表

D触发器的工作原理，以及结构图~

D触发器的输出Y总与输入D相同
在JK触发器的K端，串接一个非门，再接到J端，引出一个控制端D，就组成D触发器。
要想知道工作原理的话，那必须从基本RS触发器学起。
要学基本RS触发器就必须从门电路学起。知识是递进的学的。
如果你需要的话，我这里有关于触发器的教学资料，你留个邮箱给我

555做的触摸开关电路，D触发器的实现方法。本方法只是探讨555电路制作D触发器的一个思路，电路不具有实用性。

SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=1且RD=0时（SD的非为0，RD的非为1，即在两个控制端口分别从外部输入的电平值，原因是低电平有效），不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0。

当SD=0且RD=1（SD的非为1，RD的非为0）时，Q=1，Q非=0，触发器置1，SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。

扩展资料：

该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁，三步都是在正跳沿后完成，所以有边沿触发器之称。

与主从触发器相比，同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。 /span>。由基本RS触发器的逻辑功能可知，Q=Q3非=D。

由于CP信号是加到门G3和G4上的，因而在CP上升沿到达之前门G5和G6输出端的状态必须稳定地建立起来。

输入信号到达D端以后，要经过一级门电路的传输延迟时间G5的输出状态才能建立起来，而G6的输出状态需要经过两级门电路的传输延迟时间才能建立，因此D端的输入信号必须先于CP的上升沿到达，而且建立时间应满足：tset≥2tpd。

D触发器具有置“0”和置“1”的功能。下面介绍一下维持阻塞D触发器的工作原理。

设Q=0、[D]=1，当CP来到后，触发器将置“1”，触发器各点的逻辑电平如图20-5-2所示。在执行置“1”操作时，C门输出高电平；D门输出低电平，此时应保证置“1”和禁止置“0”。为此，将D=0通过①线加到C门的输入端，保证C=1，从而禁止置“0”。同时D=0通过②线加到F门的输入端，保证F=1，与CP=1共同保证D=0，从而维持置“1”。

置“0”过程与此类似。设Q=1、[D]=0，当CP来到后，触发器将置“0”。在执行置“0”操作时，C门输出低电平，此时应保证置“0”和禁止置“1”。为此，将C=0通过④线加到E门的输入端，保证E=1，从而保证C=0，维持置“0”。同时E=1通过③线加到F门的输入端，保证F=0，从而使D=1，禁止置“1”。以上过程见图20-5-3。

电路图中的②线或④线都是分别加在置“1”通道或置“0”通道的同一侧，起到维持置“1”或维持置“0”的作用；①线和③线都是加在另一侧通道上，起阻塞置“0”或置“1”作用。所以①线称为置“0”阻塞线，②线是置“1”维持线，③线称为置“1”阻塞线，④线是置“0”维持线。从电路结构上看，加于置“1”通道或置“0”通道同侧的是维持线，加到另一侧的是阻塞线，只要把电路的结构搞清楚，采用正确的分析方法，就不难理解电路的工作原理。

图20-5-3 触发器置“0”状态 图20-5-4 带有异步预置功能的D触发器

根据对工作原理的分析，可看出，维持阻塞D触发器是在时钟上升沿来到时开始翻转的。我们称使触发器发生翻转的时钟边沿为动作沿。

图20-5-4是带有异步清零和预置端的完整的维持阻塞D触发器的电路图。这个触发器的直接置“0”和直接置“1”功能无论是在时钟的低电平期间，还是在时钟的高电平期间都可以正确执行

D触发器具有置“0”和置“1”的功能。下面介绍一下维持阻塞D触发器的工作原理。
设Q=0、[D]=1，当CP来到后，触发器将置“1”，触发器各点的逻辑电平如图20-5-2所示。在执行置“1”操作时，C门输出高电平；D门输出低电平，此时应保证置“1”和禁止置“0”。为此，将D=0通过①线加到C门的输入端，保证C=1，从而禁止置“0”。同时D=0通过②线加到F门的输入端，保证F=1，与CP=1共同保证D=0，从而维持置“1”。
置“0”过程与此类似。设Q=1、[D]=0，当CP来到后，触发器将置“0”。在执行置“0”操作时，C门输出低电平，此时应保证置“0”和禁止置“1”。为此，将C=0通过④线加到E门的输入端，保证E=1，从而保证C=0，维持置“0”。同时E=1通过③线加到F门的输入端，保证F=0，从而使D=1，禁止置“1”。以上过程见图20-5-3。
电路图中的②线或④线都是分别加在置“1”通道或置“0”通道的同一侧，起到维持置“1”或维持置“0”的作用；①线和③线都是加在另一侧通道上，起阻塞置“0”或置“1”作用。所以①线称为置“0”阻塞线，②线是置“1”维持线，③线称为置“1”阻塞线，④线是置“0”维持线。从电路结构上看，加于置“1”通道或置“0”通道同侧的是维持...D触发器具有置“0”和置“1”的功能。下面介绍一下维持阻塞D触发器的工作原理。
设Q=0、[D]=1，当CP来到后，触发器将置“1”，触发器各点的逻辑电平如图20-5-2所示。在执行置“1”操作时，C门输出高电平；D门输出低电平，此时应保证置“1”和禁止置“0”。为此，将D=0通过①线加到C门的输入端，保证C=1，从而禁止置“0”。同时D=0通过②线加到F门的输入端，保证F=1，与CP=1共同保证D=0，从而维持置“1”。
置“0”过程与此类似。设Q=1、[D]=0，当CP来到后，触发器将置“0”。在执行置“0”操作时，C门输出低电平，此时应保证置“0”和禁止置“1”。为此，将C=0通过④线加到E门的输入端，保证E=1，从而保证C=0，维持置“0”。同时E=1通过③线加到F门的输入端，保证F=0，从而使D=1，禁止置“1”。以上过程见图20-5-3。
电路图中的②线或④线都是分别加在置“1”通道或置“0”通道的同一侧，起到维持置“1”或维持置“0”的作用；①线和③线都是加在另一侧通道上，起阻塞置“0”或置“1”作用。所以①线称为置“0”阻塞线，②线是置“1”维持线，③线称为置“1”阻塞线，④线是置“0”维持线。从电路结构上看，加于置“1”通道或置“0”通道同侧的是维持线，加到另一侧的是阻塞线，只要把电路的结构搞清楚，采用正确的分析方法，就不难理解电路的工作原理。
图20-5-3
触发器置“0”状态
图20-5-4
带有异步预置功能的D触发器
根据对工作原理的分析，可看出，维持阻塞D触发器是在时钟上升沿来到时开始翻转的。我们称使触发器发生翻转的时钟边沿为动作沿。
图20-5-4是带有异步清零和预置端的完整的维持阻塞D触发器的电路图。这个触发器的直接置“0”和直接置“1”功能无论是在时钟的低电平期间，还是在时钟的高电平期间都可以正确执行

当无脉冲作用时(C=0)，控制电路被封锁，无论D为何值，触发器状态保持不变
当有脉冲作用时(C=1)，若D=0，与非门G4输出为1，G3输出为0，触发器状态被置0；若D=1，与非门G4输出为0，G3输出为1，触发器状态被置1.即Q^(n+1)=D

---

丽江市15658477402： 谁告诉我D触发器的详细工作原理呀? - ？
撒裘头孢： D触发器的输出Y总与输入D相同 在JK触发器的K端,串接一个非门,再接到J端,引出一个控制端D,就组成D触发器.要想知道工作原理的话,那必须从基本RS触发器学起.要学基本RS触发器就必须从门电路学起.知识是递进的学的.如果你需要的话,我这里有关于触发器的教学资料,你留个邮箱给我.

丽江市15658477402： d触发器的工作模式是 - ？
撒裘头孢： 输出的状态Q等于输入状态D,在每一个时钟上升沿刷新一次

丽江市15658477402： 谁告诉我D触发器的详细工作原理呀?？
撒裘头孢： 当无脉冲作用时(C=0),控制电路被封锁,无论D为何值,触发器状态保持不变 当有脉冲作用时(C=1),若D=0,与非门G4输出为1,G3输出为0,触发器状态被置0;若D=1,与非门G4输出为0,G3输出为1,触发器状态被置1.即Q^(n+1)=D

丽江市15658477402： D触发器异步端的工作原理 - ？
撒裘头孢： D触发器具有置“0”和置“1”的功能.设Q=0、[D]=1,当CP来到后,触发器将置“1”,触发器各点的逻辑电平如图20.2.5所示.在执行置“1”操作时,D门输出低电平,此时应保证置“1”和禁止置“0”.为此,将D=0通过①线加到C门的...

丽江市15658477402： 如何用D触发器实现2位2进制计数器电路图 - ？
撒裘头孢： 该设计主要思路为时钟分频和逻辑运算.也可以理解为计数器设计和进位提取. 需要建立对D触发器的工作方式和各种逻辑门电路的工作方式的正确认识和使用 1、观察该系统输入输出波形可以确定该系统为时钟的四分频(2位2进制)2、使...

丽江市15658477402： 什么是双d触发器 - ？
撒裘头孢： 在电子技术中,N/2(N为奇数)分频电路有着重要的应用,对一个特定的输入频率,要经N/2分频后才能得到所需要的输出,这就要求电路具有N/2的非整数倍的分频功能.CD4013是双D触发器,在以CD4013为主组成的若干个二分频电路的基础上...

丽江市15658477402： 下图为由下降沿触发的D触发器构成的某时序电路的状态表 - ？
撒裘头孢： (1) 3个触发器 (2) 111→ 110↓101→100→011→010→001→000↑ ↓￣￣￣￣￣￣￣￣￣￣￣￣ (3) 有上述状态图可知,可以自启动.是一个六进制的减法计数器. (4)这里列出状态图,你自己画时序图. 注意在时钟CP下降延时触发器的状态才变化. 000→101→100→011→010→001→000→101→100→011→010→001

丽江市15658477402： 电子触发器的介绍 - ？
撒裘头孢： 电子触发器是一种可以存储电路状态的电子元件.最简单的是由两个或非门,两个输入端和两个输出端组成的RS触发器.复杂一些的有带时钟段和D(Data)端,在CLK端为高电平时跟随D端状态,而在CLK端变为低电平的瞬间锁存信号的D触发器.更常用的是两个简单D触发器级联而成的在时钟下跳沿所存信号的边缘D触发器,广泛应用于计数器、运算器、存储器等电子部件.

丽江市15658477402： D触发器,请问为什么波形图是这样话的,原理是什么,请大神帮忙,感激不尽 - ？
撒裘头孢： (一)图中输出的Q₁和Q₂波形是根据输入的CP和D端来确定的.D触发器的方程为Qn+1=D,则可以依次得出Q₁和Q₂波形的翻转.触发器具有两个稳定状态,即“0”和“1”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个...

丽江市15658477402： 什么是二级D触发器,他的时序图是怎么样的 - ？
撒裘头孢： 其实就是两个D触发器级联,两个D触发器使用同一个时钟,构成一个同步时序逻辑电路.其作用是防止由于异步输入信号对本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后续逻辑中,导致亚稳态的传播.因为时序逻辑电路对电平的建立和保持时间有一定的要求,如果不能有足够的建立时间和保持时间,触发器不能正确捕获信号,产生亚稳态,导致触发器误动作.时序图有前提条件,不同的条件下,时序图也不同.触发器的初态,触发器的类型上升沿还是下降沿,以及时钟都影响二级D触发器的时序图.